数电-第三章逻辑门电路.ppt

3.1 MOS3.1 MOS逻辑门电路逻辑门电路3.2 TTL3.2 TTL逻辑门电路逻辑门电路3.3 3.3 射极耦合逻辑门电路射极耦合逻辑门电路*3.4 3.4 砷化镓逻辑门电路砷化镓逻辑门电路*3.5 3.5 正负逻辑问题正负逻辑问题3.6 3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题3.7 3.7 用用Verilog HDLVerilog HDL描述逻辑门电路描述逻辑门电路数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧1.了解半导体器件的开关特性。了解半导体器件的开关特性。2.熟练掌握基本逻辑门（与、或、与非、或非、异或门）熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、三态门、OD门（门（OC门）传输门的逻辑功能。门）传输门的逻辑功能。3.学会门电路逻辑功能分析方法。学会门电路逻辑功能分析方法。4.掌握逻辑门的主要参数及在应用中的接口问题。掌握逻辑门的主要参数及在应用中的接口问题。教学基本要求教学基本要求数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.1 3.1 MOS逻辑门电路逻辑门电路3.1.1 3.1.1 数字集成电路简介数字集成电路简介逻辑门：实现基本逻辑运算和复合逻辑运算的单元电路。逻辑门：实现基本逻辑运算和复合逻辑运算的单元电路。逻辑门电路的分类：逻辑门电路的分类：1.1.数字集成电路的发展数字集成电路的发展 数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧各种系列逻辑电路的发展状况各种系列逻辑电路的发展状况数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧MOS技术的进步技术的进步数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2.2.数字集成电路简介数字集成电路简介 CMOS集成电路：广泛应用于超大规模、甚大规模集成电路。集成电路：广泛应用于超大规模、甚大规模集成电路。TTL集成电路：广泛应用于中大规模集成电路。集成电路：广泛应用于中大规模集成电路。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.1.2 3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性1.1.输入和输出的高、低电平输入和输出的高、低电平数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2.2.噪声容限：噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力。它表示门电路的抗干扰能力。负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：VNH 当前级门输出高电平的最小值时当前级门输出高电平的最小值时允许负向噪声电压的最大值。允许负向噪声电压的最大值。VNH=VOH(min)VIH(min)负载门输入低电平时的噪声容限：负载门输入低电平时的噪声容限：VNL 当前级门输出低电平的最大值时当前级门输出低电平的最大值时允许正向噪声电压的最大值。允许正向噪声电压的最大值。VNL=VIL(max)VOL(max)数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.3.传输延迟时间传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。tpd=（tPLH+tPHL）/2平均延迟时间：平均延迟时间：下降时间下降时间上升时间上升时间类型类型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.9数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧4.4.功耗功耗功耗是门电路的重要参数之一，有静态和动态之分。功耗是门电路的重要参数之一，有静态和动态之分。静态功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流源总电流ID与电源电压与电源电压VDD的乘积。的乘积。u 对于对于TTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。u CMOS电路的静态功耗非常低，电路的静态功耗非常低，CMOS门电路的动态功耗为门电路的动态功耗为:PD=f（CPD+CL）V 2DD动态功耗动态功耗：发生在电路状态转换瞬间或有电容性负载时。发生在电路状态转换瞬间或有电容性负载时。5.5.延时延时功耗积功耗积是速度功耗综合性的指标。延时是速度功耗综合性的指标。延时功耗积，用符号功耗积，用符号DP表示：表示：DP=tpd PD数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧6.6.扇入与扇出数扇入与扇出数 扇入数扇入数：一个门电路输入端接入同类门电路的最大数目，一个门电路输入端接入同类门电路的最大数目，取决于门电取决于门电路的输入端的个数路的输入端的个数。扇出数：扇出数：一个门电路输出端能带同类门电路的最大数目，它表示带负一个门电路输出端能带同类门电路的最大数目，它表示带负载的能力。载的能力。驱动门的所带负载分为灌电流负载和拉电流负载两种情况:带灌电流负载数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧 带拉电流负载如NOH=NOL则取两者的最小值为门的扇出系数。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.1.3 MOS3.1.3 MOS开关及其等效电路开关及其等效电路1.MOS1.MOS管的开关作用管的开关作用u当当I VT时，工作在可变电阻区，时，工作在可变电阻区，O=DS0（低电平）。（低电平）。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2.MOS2.MOS管的开关特性管的开关特性结论结论：MOS管相当于一个由管相当于一个由GS控制控制的无触点开关，当输入为低的无触点开关，当输入为低时，输出为高（开关断开）；时，输出为高（开关断开）；当输入为高时，输出为低当输入为高时，输出为低（开关闭合）。（开关闭合）。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.1.4 CMOS3.1.4 CMOS反相器反相器1 1电路结构电路结构CMOS逻辑门电路是由逻辑门电路是由N沟道沟道MOSFET和和P沟道沟道MOSFET互补而成。互补而成。2 2工作原理工作原理（设（设VDD（VTN +|VTP|），且），且VTN=|VTP|）（1）当）当i=0V时，时，TN截止，截止，TP导通。输出导通。输出OVDD。（2）当）当i=VDD时，时，TN导通，导通，TP截止，输出截止，输出O0V。逻辑逻辑真值表真值表i iO O0110AL1数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3 3电压传输特性和电流传输特性电压传输特性和电流传输特性电压传输特性：电压传输特性：数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧4 4工作速度工作速度由于由于CMOS非门电路工作时总有一个管子导通，且导通电阻做得较小，非门电路工作时总有一个管子导通，且导通电阻做得较小，所以当带电容负载时，给电容充电和放电都比较快。在由于电路具有互补对所以当带电容负载时，给电容充电和放电都比较快。在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。称的性质，它的开通时间与关闭时间是相等的。CMOS非门的平均传输延迟非门的平均传输延迟时间约为时间约为10ns。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.1.5 CMOS3.1.5 CMOS逻辑门电路逻辑门电路1 1CMOSCMOS与非门与非门两个并联的两个并联的P沟道和两个串联的沟道和两个串联的N沟道增强型沟道增强型MOS管组成。管组成。（1）当）当A、B中只要一个为低时，就会使与中只要一个为低时，就会使与之相连的之相连的NMOS管截止，管截止，PMOS管导管导通，输出为高；通，输出为高；（2）当）当A、B全为高时，两串联的全为高时，两串联的NMOS管导通，两并联的管导通，两并联的PMOS管截止，管截止，输出为低。输出为低。推广：推广：n个个NMOS管串联和管串联和n个个PMOS并联可构成并联可构成n输入端的与非门。输入端的与非门。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2 2或非门电路或非门电路两个并联的两个并联的N沟道和两个串联的沟道和两个串联的P沟道增强型沟道增强型MOS管组成。管组成。（1）当）当A、B中只要一个为高时，就会使中只要一个为高时，就会使与之相连的与之相连的NMOS管导通，管导通，PMOS管截止，输出为低；管截止，输出为低；（2）当）当A、B全为低时，两并联的全为低时，两并联的NMOS管截止，两并联的管截止，两并联的PMOS管导通，管导通，输出为高。输出为高。推广：推广：n个并联个并联NMOS管和管和n个个PMOS串联可构成串联可构成n输入端的或非门。输入端的或非门。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3 3CMOSCMOS异或门电路异或门电路由两级组成，前级为或非由两级组成，前级为或非门，输出为：门，输出为：后级为与或非门，经过后级为与或非门，经过逻辑变换，可得逻辑变换，可得 数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧4.4.输入保护电路和缓冲电路输入保护电路和缓冲电路 采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。的输入和输出特性。基本基本逻辑逻辑功能功能电路电路输入保护缓冲输入保护缓冲电路电路基本逻辑功能基本逻辑功能电路电路输出缓冲电路输出缓冲电路数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.1.6 CMOS3.1.6 CMOS漏极开路（漏极开路（ODOD）门和三态输出门电路）门和三态输出门电路1.CMOS1.CMOS漏极开路门漏极开路门 1）CMOS漏极开路门的提出漏极开路门的提出输出短接，会产生低阻通路，输出短接，会产生低阻通路，大电流有可能导致器件的损毁，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是并且无法确定输出是高电平还是低电平。低电平。2）结构与逻辑符号）结构与逻辑符号电电路路逻逻辑辑符符号号数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧(b)可以实现线与功能可以实现线与功能;(a)(a)工作时必须外接电源和电阻，工作时必须外接电源和电阻，与非逻辑不变；与非逻辑不变；3）漏极开路门的使用）漏极开路门的使用上拉电阻上拉电阻线线 与与数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧 4）上拉电阻对）上拉电阻对OD门动态性能的影响门动态性能的影响电路带电容负载电路带电容负载1 1CL L0 0u Rp的值愈小，负载电容的充电时间常的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快数亦愈小，因而开关速度愈快。但功但功耗大耗大,且可能使输出电流超过允许的最且可能使输出电流超过允许的最大值大值IOL(max）。u Rp的值大，可保证输出电流不能超过的值大，可保证输出电流不能超过允许的最大值允许的最大值IOL(max）、）、功耗小功耗小。但负。但负载电容的充电时间常数亦愈大，开关载电容的充电时间常数亦愈大，开关速度因而愈慢速度因而愈慢。Rp的取值？的取值？数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧 5）上拉电阻的计算）上拉电阻的计算 当当VO=VOL最怀情况：最怀情况：只有一个只有一个 OD门导通门导通为保证低电平输出为保证低电平输出OD门的输出电门的输出电流不能超过允许的最大值流不能超过允许的最大值 IOL(max)且且VO=VOL(max），RP不能太小不能太小。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧 当当VO=VOH为使得高电平不低于规定的为使得高电平不低于规定的VIH的最的最小值，则小值，则Rp的选择不能过大。的选择不能过大。Rp的的最大值最大值Rp(max)：数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧 6）OD门的其他应用举例门的其他应用举例（1）实现电平转换。）实现电平转换。在数字系统的接口部分（与外部设备相联接的地在数字系统的接口部分（与外部设备相联接的地方）需要有电平转换的时候，常用方）需要有电平转换的时候，常用OD门来完成。如门来完成。如图把上拉电阻接到图把上拉电阻接到10V电源上，这样在电源上，这样在OD门输入普通门输入普通的的5V电平，而输出高电平就可以变为电平，而输出高电平就可以变为10V。（2）做总线驱动）做总线驱动 A=0：G2封锁（封锁（G2=1）G1开（开（）数据数据D1取反送上总线取反送上总线 A=1：G1封锁（封锁（G1=1）G2开（开（）数据数据D2取反送上总线取反送上总线 数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2.2.三态三态(TSL)(TSL)输出门电路输出门电路使能使能EN输入输入A输出输出L1001110高阻高阻逻辑功能：高电平有效的同相逻辑门逻辑功能：高电平有效的同相逻辑门三态门的应用：三态门的应用：总线总线 数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.1.7 CMOS3.1.7 CMOS传输门传输门(双向模拟开关双向模拟开关)1.CMOS1.CMOS传输门电路结构及符号传输门电路结构及符号2.CMOS2.CMOS传输门电路的工作原理传输门电路的工作原理设设 TP：|VTP|=2V，TN：VTN=2V。I的变化范围为的变化范围为5V到到+5V。GSN -5(-5 5)=（0-10）V 0，TP截止。截止。开关断开，不能转送信号。开关断开，不能转送信号。1）当）当C=0时：时：数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2）当）当C=1时：时：I=-5V3V，GSN=5(-5 3)(102)V，GSNVTN，TN导通。导通。O=I。I=-3V5V，GSP=-5(-35)(-10 -2)V，|GSP|VTP|，TP导通。导通。O=I。I=-3V3V，TN，TP均导通。均导通。O=I。3.3.传输门的应用传输门的应用传输门组成的数据选择器传输门组成的数据选择器C=0，TG1导通导通,TG2断开，断开，L=XC=1，TG2导通导通,TG1断开，断开，L=Y数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.1.8 CMOS3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过或者超过TTLTTL器件的水平。器件的水平。CMOS器件的功耗低、扇出数大，噪声容限器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。大，静态功耗小，动态功耗随频率的增加而增加。参数参数系列系列传输延迟时间传输延迟时间tpd/ns(CL=15pF)功耗功耗(mW)延时功耗积延时功耗积(pJ)4000B751(1MHz)7574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.0008722CMOS门电路各系列的性能比较门电路各系列的性能比较3.1.9 NMOS3.1.9 NMOS门电路门电路(略略)数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.2 TTL3.2 TTL逻辑门逻辑门3.2.1 BJT3.2.1 BJT的开关特性的开关特性 I=0V时：三极管截止时：三极管截止，OVCEVCC，c、e极之间近似于开路极之间近似于开路,I=5V时：三极管饱和，时：三极管饱和，OVCES0.2V，c、e极之间近似于短路极之间近似于短路,1.BJT1.BJT的开关作用的开关作用数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2.BJT2.BJT的开关时间的开关时间BJT饱和与截止两种状态的相互饱和与截止两种状态的相互转换需要一定的时间才能完成（内部转换需要一定的时间才能完成（内部电荷的建立和消散需要一个过程）。电荷的建立和消散需要一个过程）。1）从截止到导通）从截止到导通开通时间开通时间ton(=td+tr)2）从导通到截止）从导通到截止关闭时间关闭时间toff(=ts+tf)数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.2.2 3.2.2 基本基本BJTBJT反相器的动态性能反相器的动态性能基本基本BJT反相器的开关速度不高的原因：反相器的开关速度不高的原因：1）基区内的存储电荷）基区内的存储电荷 BJT开关速度受限的主要原因是由于开关速度受限的主要原因是由于BJT基区内存储电荷。基区内存储电荷。2）带电容负载）带电容负载 CL的充、放电过程均需经历一定的时间，必然会增加输出电压的充、放电过程均需经历一定的时间，必然会增加输出电压 O波波形的上升时间和下降时间，导致基本的形的上升时间和下降时间，导致基本的BJT反相器的开关速度不高。反相器的开关速度不高。上述两个原因使上述两个原因使上述两个原因使上述两个原因使BJTBJT反相器开关速度不高，需寻求更实用的反相器开关速度不高，需寻求更实用的反相器开关速度不高，需寻求更实用的反相器开关速度不高，需寻求更实用的TTLTTL电路。电路。电路。电路。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.2.3 TTL3.2.3 TTL反相器的基本电路反相器的基本电路如何提高如何提高TTL反相器的速度？反相器的速度？基本指导思想基本指导思想：减少：减少BJT基区电荷存储效应和负载电容所引起的时延。基区电荷存储效应和负载电容所引起的时延。措施措施：改变输入，输出电路的结构：改变输入，输出电路的结构用多个用多个BJT构成构成TTL逻辑门电路。逻辑门电路。1 1电路结构电路结构+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3输入级中间级(驱动输出级)输出级数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2 2工作原理工作原理 +_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3输入级中间级(驱动输出级)输出级1）输入为高电平）输入为高电平“1”时（约时（约3.6V）当输入端为当输入端为“1”（约（约3.6V）时，）时，VCC通过通过Rb1和和T1的集电结向的集电结向T2、T3提供提供基极电流，使基极电流，使T2、T3饱和，输出为低电饱和，输出为低电平平 O=0.2V，即输出为，即输出为“0”。T1的发射结反偏，集电结正偏，的发射结反偏，集电结正偏，T1处于处于e结和结和c结结倒置的放大状态倒置的放大状态。实现了反相器的逻辑功能之一：实现了反相器的逻辑功能之一：输入为高电平时，输出为低电平输入为高电平时，输出为低电平输入为高电平时，输出为低电平输入为高电平时，输出为低电平。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2）输入为低电平）输入为低电平“0”时（约时（约0.2V）T1发射结导通，发射结导通，T1的基极电位被的基极电位被钳位到钳位到VB1=0.9V。T2、T3都截止。由都截止。由于于T2截止，流过截止，流过RC2的电流仅为的电流仅为T4的基的基极电流，这个电流较小，在极电流，这个电流较小，在RC2上产生上产生的压降也较小，可以忽略，所以的压降也较小，可以忽略，所以VB4 VCC=5V，使，使T4和和D导通，则有：导通，则有：实现了反相器的逻辑功能之二：实现了反相器的逻辑功能之二：输入为低电平时，输出为高电平输入为低电平时，输出为高电平输入为低电平时，输出为高电平输入为低电平时，输出为高电平。+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3输入级中间级(驱动输出级)输出级数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3）TTL反相器的开关速度的提高反相器的开关速度的提高 采用输入级提高工作速度采用输入级提高工作速度+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3输入级中间级(驱动输出级)输出级 输入由高（输入由高（3.6V）低（低（0.2V）瞬间）瞬间 VB10.20.70.9V。由于，由于，T2、T3原饱和，基区存储电荷原饱和，基区存储电荷来不及消散，来不及消散，T2、T3的的e结处于正偏。结处于正偏。VC1VBE2VBE3=0.70.71.4V 此时，此时，T1的的c结反偏，同时结反偏，同时e结正偏，故结正偏，故T1工作在放大区，其集电工作在放大区，其集电极电流为极电流为T2的基极的反向电流，较大，从而加速了存储电荷的消散，的基极的反向电流，较大，从而加速了存储电荷的消散，T2很快从饱和转为截止状态。同时使很快从饱和转为截止状态。同时使T4立刻导通，使立刻导通，使T3也迅速由饱和也迅速由饱和转为截止。从而加速状态转换。转为截止。从而加速状态转换。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧 采用推拉式输出以提高开关速度和带负载的能力采用推拉式输出以提高开关速度和带负载的能力T4为电压跟随器，输出阻抗比较小，一方面可迅速给负载电容充为电压跟随器，输出阻抗比较小，一方面可迅速给负载电容充放电，另一方面带负载能力强。放电，另一方面带负载能力强。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3 3TTLTTL反相器的传输特性反相器的传输特性:电压传输特性曲线电压传输特性曲线：指门电路的输出电压与输入电压之间的对应关系曲：指门电路的输出电压与输入电压之间的对应关系曲线，即线，即 O=f(i)，它反映了电路的静态特性。，它反映了电路的静态特性。测试电路测试电路电压传输特性曲线电压传输特性曲线A(0 V ，3.6V)B(0.4V，3.6V)C(1.1V，2.4V)D(1.2V，0.2V)E(3.6V，0.2V)数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.2.4 TTL3.2.4 TTL逻辑门电路逻辑门电路1 1TTLTTL与非门电路与非门电路 输入级由多发射极晶体管输入级由多发射极晶体管T1和基极和基极电组电组Rb1组成，它实现了输入变量组成，它实现了输入变量A、B的与运算的与运算符符 号号数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2 2TTLTTL或非门电路或非门电路 若若A、B中有一个为高电平中有一个为高电平:若若A、B均为低电平均为低电平:T2A和和T2B均将截止，均将截止，T3截截止。止。T4和和D饱和，输出为饱和，输出为高电平。高电平。T2A或或T2B将饱和，将饱和，T3饱和，饱和，T4截止，输出为低电平。截止，输出为低电平。逻辑表达式：逻辑表达式：数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.2.5 3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路1.1.集电极开路门电路（集电极开路门电路（OCOC门）门）OH OLOC门的提门的提出出形成低阻形成低阻通路，门通路，门电路容易电路容易损坏损坏数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧1）集电极开路与非门电路结构）集电极开路与非门电路结构2 2）使用时的外电路连接使用时的外电路连接OC门输出端连接实现线与门输出端连接实现线与VCC3 3）逻辑功能逻辑功能数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2.2.三态与非门三态与非门(TSL)(TSL)EN=0:T5饱和，饱和，T6截止，截止，T7通，把通，把T4基基极钳位为低电平，极钳位为低电平，T4截止，同时截止，同时使使T2、T3截止。由于截止。由于T3、T4均截均截止，这时从输出端止，这时从输出端L看进去，对看进去，对地和对电源都相当于开路，呈现地和对电源都相当于开路，呈现高阻。所以称这种状态为高阻。所以称这种状态为高阻态，高阻态，或禁止态或禁止态。EN=1:T5倒置放大，倒置放大，T6饱和，饱和，T7截止，截止，其集电极相当于断开，输出状态其集电极相当于断开，输出状态完全取决于完全取决于A、B，功能同一般，功能同一般与非门，为正常工作状态。与非门，为正常工作状态。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.2.6 BiCMOS3.2.6 BiCMOS门电路门电路特点特点:功耗低、速度快、驱动力强功耗低、速度快、驱动力强3.2.7 3.2.7 改进型改进型TTLTTL门电路门电路抗饱和抗饱和TTLTTL电路（略）电路（略）数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.5 3.5 逻辑描述中的几个问题逻辑描述中的几个问题1.1.正负逻辑的规定正负逻辑的规定正逻辑体制正逻辑体制：将高电平用逻辑：将高电平用逻辑1 1表示，低电平用逻辑表示，低电平用逻辑0 0表示表示负逻辑体制负逻辑体制：将高电平用逻辑：将高电平用逻辑0 0表示，低电平用逻辑表示，低电平用逻辑1 1表示表示3.5.1 3.5.1 正负逻辑问题正负逻辑问题与非与非 或非或非负逻辑负逻辑 正逻辑正逻辑2.2.正负逻辑等效变换正负逻辑等效变换 与与 或或非非 非非数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.5.2 3.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用系统输入信号中，有的是高电平有效，有的是低电平有效。系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。1.1.基本逻辑门电路的等效符号基本逻辑门电路的等效符号1）与非门及其等效符号）与非门及其等效符号数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2）或非门及其等效符号）或非门及其等效符号3）与门及其等效符号）与门及其等效符号4）或门及其等效符号）或门及其等效符号数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧2.2.逻辑门等效符号的应用逻辑门等效符号的应用利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。能减少实现电路的门的种类。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.3.逻辑门等效符号强调低电平有效逻辑门等效符号强调低电平有效控制控制电路电路u如如RE、AL都要求高电平有都要求高电平有效，效，EN低电平有效。低电平有效。u如如RE、AL都都要求低电平要求低电平有效，有效，EN高高电平有效。电平有效。u如如RE、AL都都要求高电平有要求高电平有效，效，EN高电高电平有效。平有效。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.6 3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题3.6.1 3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题（1）驱驱动动器器件件的的输输出出电电压压必必须须处处在在负负载载器器件件所所要要求求的的输输入入电电压压范范围围，包括高、低电压值（属于电平兼容性的问题）。包括高、低电压值（属于电平兼容性的问题）。（2）驱驱动动器器件件必必须须对对负负载载器器件件提提供供足足够够大大的的拉拉电电流流和和灌灌电电流流（属属于于门电路的扇出数问题）；门电路的扇出数问题）；在数字电路或系统的设计中，往往将在数字电路或系统的设计中，往往将TTL和和CMOS两种器件混合两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，需要考虑以下因素：电流参数各不相同，因而在这两种器件连接时，需要考虑以下因素：数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧 电平兼容性的问题电平兼容性的问题数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧 门电路的扇出数问题门电路的扇出数问题1.CMOS1.CMOS门驱动门驱动TTLTTL门门2.TTL2.TTL门驱动门驱动CMOSCMOS门门(如如74HC 74HC）3.3.低电压低电压CMOSCMOS电路及接口电路及接口数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.6.2 3.6.2 门电路带负载时的接口电路门电路带负载时的接口电路1.1.用门电路直接驱动显示器件用门电路直接驱动显示器件门电路的输入为低电平，输出为高电门电路的输入为低电平，输出为高电平时，平时，LED发光。发光。当输入信号为高电平，输出为低电平时，当输入信号为高电平，输出为低电平时，LED发光。发光。2.2.机电性负载接口（略）机电性负载接口（略）数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧3.6.3 3.6.3 抗干扰措施抗干扰措施1.1.多余端的处理措施。多余端的处理措施。2.2.去耦合滤波电容。去耦合滤波电容。3.3.接地和安装工艺。接地和安装工艺。集成逻辑门在使用时，一般不让多余端输入悬空，以防止干扰信号的集成逻辑门在使用时，一般不让多余端输入悬空，以防止干扰信号的引入。引入。处理原则处理原则：不改变电路工作状态及稳定可靠。：不改变电路工作状态及稳定可靠。u将它与其他输入端并联。将它与其他输入端并联。u与门和与非门多余端通过与门和与非门多余端通过13k电阻接正电源；电阻接正电源；COMS电路可直接接电电路可直接接电源。源。u或门或或非门多余端接地。或门或或非门多余端接地。uTTL门电路多余输入端可以悬空，门电路多余输入端可以悬空，COMS电路绝对不允许悬空。电路绝对不允许悬空。数字电子技术基础数字电子技术基础 第三章第三章 逻辑门电路逻辑门电路 主讲：何玉钧主讲：何玉钧