2023年《微机原理与嵌入式系统基础--练习超详细解析答案--GN》.pdf

优秀学习资料 欢迎下载 第1章 练习题 1、简述冯诺依曼体系结构计算机的要点和工作过程。答：冯诺依曼体系结构计算机的要点：计算机中的信息（程序和数据）以二进制方式表示。程序预存储，机器自动执行。计算机由运算器、控制器、存储器、输入设备和输出设备五大部分组成。计算机通过执行预存储在存储器中的程序来完成预定的运算。程序由计算机的指令序列构成，计算机在处理器的控制下，首先从存储器读取一条待执行的指令到处理器中，接下来分析这条指令，而后发出该指令对应的电平脉码序列，即执行该指令。并以此递归运行程序。2、简述计算机各组成部分的功能。答：中央处理单元（CPU）：主要由运算器、控制器构成。其中运算器主要用于完成诸如加、减、乘、除等算术运算和左右移位、与、或、非等逻辑运算；控制器主要用于完成机器指令的解析和执行，控制运算器进行相应的运算，控制数据在计算机各组成部分之间传送，控制计算机各组成部分有条不紊地协调工作等。存储器（Memory）是计算机系统中用来存储程序和数据的信息记忆部件。输入/输出设备：信息进出计算机的数据通道。3、何谓总线？计算机中有哪几类总线？简述其用途。答：计算机的总线（Bus）就是连接计算机硬件各部件，用于计算机硬件各部件之间信息传输的公共通道。按照其传送信号的用途属性，总线可细分为：地址总线（Address Bus）、数据总线（Data Bus）和控制总线（Control Bus）三类。地址总线（A_Bus）：专用于在 CPU、存储器和 I/O 端口间传送地址信息的信号线。此类信号线传送的信息总是从 CPU 到存储器或 I/O 端口，它是单向信号线。数据总线（D_Bus）：专用于在 CPU、存储器和 I/O 端口间传送数据信息的信号线。此类信号线传送的信息可以是从 CPU 到存储器或 I/O 端口（“写”操作），也可能是从存储器或 I/O 端口到 CPU（“读”操作），它是双向信号线。控制总线（C_Bus）：专用于 CPU 与其它部件之间传送控制信息和状态信息的信号线。此类信号线的构成比较复杂，传送的控制、状态信息可以是从 CPU 到其它部件，也可能是从其它部件到CPU。此类总线中的某些具体的线是单向的（或从 CPU 到其它部件，或反之），但作为总线来说，它是双向信号线。4、简述计算机 真值 和 机器数 的概念。答：各个信息在计算机中的二进制表示形式称之为“机器数”，机器数所代表的值含义称为该机器数的“真值”。“真值”可以是数值，也可以是字符，甚至是语音或图象等。5、什么是处理器的主频？什么是处理器的字长？答：所谓的“处理器的主频”指的是 CPU 的工作频率，单位是 MHz（或 GHz），用来表示处理器的工作频率。CPU 字长是指运算器的位宽，单位是比特（bit），用于表示 CPU 一次运算可处理的二进制数据的位度。6、简述计算机接口在计算机系统中的作用。答：“输入/输出接口”是用于外设与计算机之间桥接和匹配的专用部件，通常以集成电路或板卡的形优秀学习资料 欢迎下载 式存在。应用于计算机主机与外界的信息交互。7、将下列十进制数分别转换为十六进制数和二进制数：123.85；93.125；23.625；65535 答：123.85=0 x7B.D99=01111011.110110011001b 93.125=0 x5D.2=01011101.001b 23.625=0 x17.A=00010111.101b 65535=0 xFFFF=1111 1111 1111 1111b 8、将下列二进制数分别转换为十六进制数和十进制数：1100 1101.1b；1000 1101.01b；11010.011b；101 1001 0111 0001b 答：1100 1101.1b=0 xCD.8=205.5 1000 1101.01b=0 x8D.4=141.25 11010.011b=0 x1A.6=26.375 101 1001 0111 0001b=0 x5971=22897 9、完成下列二进制数的运算：答：1010 0101b+0011 1010 b =11011111b 1100 1011b 0010 0100 b =10100111b 1000 0101.1b+0001 1110.11 b =10100100.01b 1010 1101.01b 0100 1001.10b =1100011.11b 10、完成下列十六进制数的运算：答：0 x39+0 x56 =0 x80 0 x7B 0 x3C =0 x3F 0 x5D.A1+15.75 =0 x48.2C 0 x83.02 1E.B3 =0 x64.4E 11、分别假设字长 n=8，n=16，计算下列十进制数的补码：答：序号 真值 补码（n=8）补码（n=16）1 56 0011 1000 (0 x38)0000 0000 0011 1000 (0 x0038)2 115 0111 0011 (0 x73)0000 0000 0111 0011 (0 x0073)3-56 1100 1000 (0 xC8)1111 1111 1100 1000 (0 xFFC8)4-115 1000 1101 (0 x8D)1111 1111 1000 1101 (0 xFFC8)12、假设字长 n=16，写出下列补码的真值：答：0000 0100 0010 1001真=0 x0429真=1065 1000 0100 0010 1001真=0 x8429真=-31703 1111 1111 1111 1111真 =0 xffff 真=-1 0111 1111 1111 1111真 =0 x7FFF真=32767 13、假设运算器的长度 n=16，完成下列补码运算，观察运算器内的结果值，观察 CF、DF 和 OF 位的情况；再分别用真值运算验证，说明补码结果原因，总结 OF 位于与补码运算溢出的关系。和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 答：补码运算 结果码 真值比对 CF DF OF 说明 0000 0100 0010 1001 +1000 0100 0010 1001 1000 1000 0101 0010(0 x8852)1065+(-31703)=-30638-30638补=0 x8852 0 0 0 运算无溢出 1000 0100 0010 1001 +1111 1111 1111 1111 1000 0100 0010 1000(0 x8428)(-31703)+(-1)=-31704-31704补=0 x8428 1 1 0 运算无溢出 1111 1111 1111 1111 +0111 1111 1111 1111 0111 1111 1111 1110(0 x7FFE)(-1)+32767=32766 32766补=0 x7FFE 1 1 0 运算无溢出 0111 1111 1111 1111 +0000 0000 0000 0001 1000 0000 0000 0000(0 x8000)32767+1=32768（超出值域）-32768补=0 x8000 0 1 1 运算有溢出 14、什么是 ASCII 编码？写出引号内各字符的 ASCII 编码“I Am a Student!”。答：ASCII 编码-美国标准信息交换标准码(American Standard Code for Information Interchange,ASCII)，统一规定了常用符号的二进制数表示方式。计算机中常用 ASCII 编码表示字符信息。I Am a Student!的 ASCII 编码-略。15、什么是嵌入式系统？有何特点？答：嵌入式系统是以应用为中心，以计算机技术为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统。其特点是：它是嵌入到目标对象中的、软硬件定制的专用计算机系统。16、举例在你的身边常见到的嵌入式系统产品，谈一谈你对“嵌入式系统”的初步理解。答：略。17、简述嵌入式操作系统的特点。答：微内核、高可靠性、可裁减定制、满足实时性。18、简述你对嵌入式操作系统的基本认识，嵌入式操作系统在嵌入式系统开发中的必要性。答：略。和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 第2章 练习题 1、何谓计算机体系结构？答：计算机体系结构是对计算机较高层次的抽象，是摆脱具体电路的实现而主要着眼于计算机系统的逻辑特征、原理特征、结构特征和功能特征的抽象。2、什么是处理器的指令？什么是处理器的指令系统？答：计算机中的“指令”就是 CPU 执行某种操作的命令，它也是以二进制编码方式存在，每一条指令都对应着 CPU 要完成的特定操作。一台计算机中所有机器指令的集合称为该 CPU 的“指令系统”。3、术语指令和语句有何差别？答：指令一般针对处理器而言，它在物理操作级仅指示处理器完成一个具体操作，是计算机（处理器）编程的最细小的编程描述粒子。语句一般针对高级语言，一般是在算法级、逻辑级描述一个算逻运算；他们在描述程序时具有不同的描述级别。4、什么是 RISC？什么是 CISC？简述他们的特点与差别。答：RISC 是 Reduced Instruction Set Computer，精简指令集计算机的缩写。它的特点是指令系统精炼，处理器电路逻辑相对简单，且能够以更快的速度执行操作。对于负载的功能需要编程实现。CISC 是 Complex Instruction Set Computer，复杂指令集计算机的缩写。它的特点是指令系统中含有大量的类似于高级程序设计语言结构的复合功能指令。指令系统庞大，处理器硬件电路的复杂度。5、（4）ARM7 处理器是几级流水线？在 ARM7 处理器中，“PC指向的是下一条要执行的指令”，这句话对吗？为什么？答：ARM7 处理器是三级流水线。在 ARM7 处理器中，“PC 指向的是下一条要执行的指令”，这句话不对，因为流水线的存在，指令码即使取送到处理器中也未必被执行；应该说“PC 指向的是下一条要取指的指令”。6、ARM7 中的状态、模式分别要说明什么问题？答：两种处理器“状态”-分别用于支持两种指令系统。ARM 指令系统 Thumbe 指令系统 7 种处理器“模式”-分别应用于 7 种场合，具有不同的寄存器资源、权限。7、（5）ARM 处理器的工作状态分为哪二种？ARM 处理器又是怎么定义和标志的？答：ARM 处理器的工作状态分为“ARM 状态”和“Thumbe”状态。在“ARM 状态”下，处理器执行 32 位的指令码，在“Thumbe 状态”下，处理器执行 16 位的指令码。“ARM 状态”和“Thumbe”状态下，处理器都是 32 位的处理器。ARM 处理器中的 CPSR 寄存器的 T_bit（CPSR5）为 1 时，ARM处理器的当前状态为“ARM 状态”；ARM 处理器中的 CPSR 寄存器的 T_bit（CPSR5）为 0 时，ARM处理器的当前状态为“Thumbe 状态”。8、ARM7TDMI 支持哪几种指令集，各有什么特点？答：ARM7 处理器分别在“ARM 状态”下执行 ARM 指令集指令码，在“Thumbe 状态”下执行 Thumbe指令集指令码。ARM 指令集指令丰富、功能强大，Thumbe 指令集指令精简、功能紧凑；和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 ARM 指令集指令码长都是 32 位，Thumbe 指令集指令码长都是 16 位；ARM 指令集、Thumbe 指令集支持的都是 32 位运算指令。9、（7）ARM7 处理器有哪些工作模式？不同工作模式下 CPSR 寄存器的模式位如何设定？列表说明。答：ARM7 处理器有用户模式（usr）、系统模式（sys）、管理模式（svc）、终止模式（abt）、未定义指令模式（und）、中断模式（irq）和快速中断模式（fiq）共 7 种模式。ARM 处理器使用 CPSR 寄存器的CPSR 5:0 来标示当前当前所处的工作模式，具体对应如下：序号 M4:0 处理器工作模式 1 0b10000（0 x10）用户模式（usr）2 0b10001（0 x11）FIQ 模式（fiq）3 0b10010（0 x12）IRQ 模式（irq）4 0b10011（0 x13）管理模式（svc）5 0b10111（0 x17）中止模式（abt）6 0b11011（0 x1b）未定义模式（und）7 0b11111（0 x1f）系统模式（sys）10、（8）描述 ARM7 处理器的内部寄存器结构，并分别说明 R13、R14、R15 寄存器的作用。答：ARM7 处理器的内部寄存器 寄存器类别 寄存器名 各种模式下可见的寄存器 用户 系统 管理 终止 未定义 irq fiq 通 用 寄 存 器 R0 R0 R1 R1 R2 R2 R3 R3 R4 R4 R5 R5 R6 R6 R7 R7 R8 R8 R8_fiq R9 R9 R9_fiq R10 R10 R10_fiq R11 R11 R11_fiq R12 R12 R12_fiq 和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 其中：R13 被处理器用作处理器堆栈指针 SP；ARM 处理器中共有 6 个 R13，分别隶属于对应的处理器模式。如此，处理器可以同时开辟 6 个处理器堆栈，分别服务于对应的处理器模式。R14 被处理器用作连接寄存器 LR；LR 寄存器用于备份 PC，即用于记录程序的断点或调用点。ARM处理器中共有 6 个 R14，分别隶属于对应的处理器模式。R15 被处理器用作指令计数器 PC。ARM 处理器中只有一个 PC，PC 指向的是下一条要取指的指令。11、（9）什么是堆栈？堆栈有几种类型，简述各类型堆栈的进/出栈过程。答：堆栈（Stack）是一种具有“后进先出”（LIFO-Last In First Out）特殊访问属性的存储结构。按照入栈时 SP 的变化方向和 SP 指向单元是否含有堆栈数据，堆栈共有满递增、空递增、满递减和空递减四种方式。满递增堆栈入出栈操作：略！空递增堆栈入出栈操作：入栈操作过程：S PXX ；将入栈数据写入到堆栈指针 SP 所指单元 SPSP+1 ；递增调整堆栈指针 SP 出栈操作过程：SPSP-1 ；调整堆栈指针 SP XXSP ；将堆栈指针 SP 所指单元中的数据弹出 满递减堆栈入出栈操作：入栈操作过程：SPSP-1 ；调整堆栈指针 SP SP XX ；将入栈数据写入到堆栈指针 SP 所指单元 出栈操作过程：XXSP ；将堆栈指针 SP 所指单元中的数据弹出 SPSP+1 ；调整堆栈指针 SP 空递减堆栈入出栈操作：略！12、什么是“字对齐”和“半字对齐”数据存储？答：“半字”数据必须存放在存储器紧邻的两个字节单元，并且首字节地址必须能被 2 整除，这样存储的 16bit 数据称为半字对齐存储数据，16bit 数据这样的存储方式称为半字对齐存储。“字”数据必须存放在存储器紧邻的 4 个字节单元，并且首字节地址必须能被 4 整除，这样存储的32bit 数据称为字对齐存储数据，32bit 数据这样的存储方式称为字对齐存储。13、简述程序计数器（PC）在处理器工作中的作用。答：CPU 总是按照 PC 的指向对指令序列进行取指、译码和执行，也就是说，最终是 PC 决定了程序运行流向。在计算机运行中，处理器依据当前的情况和程序指令自动地修改 PC，以实现程序预存储，R13(SP)R13 R13_svc R13_abt R13_und R13_irq R13_fiq R14(LR)R14 R14_svc R14_abt R14_und R14_irq R14_fiq R15(PC)R15 状态寄存器 CPSR CPSR SPSR-SPSR_svc SPSR_abt SPSR_und SPSR_irq SPSR_fiq 和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 计算机自动执行。14、（12）简述 ARM 处理器中的返回连接寄存器（LR）在处理器工作中的作用。答：在 ARM 处理器中使用 R14 实现对断点和调用点的记录，即使用 R14 用作返回链接寄存器（Link Register，LR）。在硬件上 CPU 自动完成相应返回点的记录。需要时，可依据 LR 寄存器中的值追溯返回点。15、（13）分别简述 ARM 处理器中的 CPSR、SPSR 在处理器工作中的作用。答：ARM 处理器中只有一个 CPSR 寄存器，被各模式共用，它记录了处理器当前的状态、模式、中断屏蔽状态以及处理器的运算状态标志。ARM 处理器中含有 5 个存储程序状态寄存器 SPSR（Saved Program Status Register），他们分别为 SPSR_svc、SPSR_abt、SPSR_und、SPSR_irq、SPSR_fiq，分别隶属于 ARM 处理器的 5 种异常模式。当处理器因某种异常发生而进入到对应的异常模式时，相应模式的 SPSR将自动地备份 CPSR 的原值，将来可使用此 SPSR 中保存的备份值恢复 CPSR。16、结合 CPSR 的结构，说明其中的 M4:0 的作用和 T 位的作用。M1IM0TM4M3M2F8765432102829303127VCZN 答：M4:0 位用于标志处理器的当前模式；T 位用于标志处理器的当前状态。17、结合 CPSR 的结构，说明其中的 I 位和 F 位的作用。M1IM0TM4M3M2F8765432102829303127VCZN 答：I 位用于标志处理器对于 IRQ 异常的屏蔽状态；I=1 时，表示处理器屏蔽了 IRQ 异常，I=0 时，表示处理器可以响应 IRQ 异常。F 位用于标志处理器对于 FIQ 异常的屏蔽状态；F=1 时，表示处理器屏蔽了 FIQ 异常，F=0 时，表示处理器可以响应 FIQ 异常。18、简述 ARM7TDMI 内部有哪些寄存器及特点。答：ARM 微处理器内共有 37 个 32 位的程序可访问寄存器物理资源，其中 31 个通用寄存器，6 个状态寄存器。寄存器类别 寄存器名 各种模式下可见的寄存器 用户 系统 管理 终止 未定义 irq fiq 通 用 寄 R0 R0 R1 R1 R2 R2 R3 R3 R4 R4 R5 R5 R6 R6 R7 R7 和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 R0R7：是 7 个模式共用的数据寄存器；R8R12：FIQ 模式具有私有的 R8R12，其他 6 种模式共用一套 R8R12；R13、R14：用户模式和系统模式公用一套 R13、R14，其他 5 种模式各自具有私有的 R13、R14。R15：7 个模式共用 R15，用作为程序计数器寄存器 PC；CPSR：7 个模式共用 CPSR，用作为当前程序状态寄存器；SPSR：5 种异常模式各自具有私有的 SPSR。19、（17）什么是 ARM 处理器的异常？ARM 处理器中有哪几种异常？答：在 ARM 中，异常是一些事件，这些事件能导致正常的程序执行流程被暂时地停止，而进入到该事件对应的处理器异常模式并对该事件进行处理，这个过程称作异常响应。ARM 中定义了复位、未定义指令、SWI（软中断）、预取指终止、预取数终止、irq 以及 fiq 等种异常。20、分别简述 ARM7 的 IRQ、FIQ 异常处理过程，说明其异常向量地址。答：发生 FIQ 异常时，CPU 自动转移到 0 x0000 001C 地址单元取指执行，同时处理器会自动转换到快中断模式。发生 IRQ 异常时，CPU 自动转移到 0 x0000 0018 地址单元取指执行，同时处理器会自动转换到 IRQ 中断模式。IRQ、FIQ 异常向量地址分别是：0 x0000 0018、0 x0000 001C IRQ 异常处理过程：备份 PC、CPSR 的值到 LR_irq、SPSR_irq；CPSR 的 I 位置1，F 位无影响，禁止 IRQ 异常；CPSR 的 M4:0 赋值0b10010，处理器转入到 ARM 状态的 irq 模式；PC（R15）0 x0000 0018；FIQ 异常处理过程：备份 PC、CPSR 的值到 LR_fiq、SPSR_fiq；CPSR 的 I 位和 F 位置1，禁止 IRQ、FIQ 异常；CPSR 的 M4:0 赋值0b10001，处理器转入到 ARM 状态的 fiq 模式；PC（R15）0 x0000 001C；21、（19）ARM7 处理器对哪些异常可以屏蔽控制？如何屏蔽或允许控制？答：ARM7 处理器对 IRQ、FIQ 异常可以屏蔽控制；对 CPSR 寄存器的 I_bit 和 F_bit 置 1 或清 0 可以分别屏蔽或允许响应 IRQ、FIQ 异常。序号 CPSR bit 值 说明 1 CPSRI=1，屏蔽 IRQ 异常响应；=0，允许 IRQ 异常响应；存 器 R8 R8 R8_fiq R9 R9 R9_fiq R10 R10 R10_fiq R11 R11 R11_fiq R12 R12 R12_fiq R13(SP)R13 R13_svc R13_abt R13_und R13_irq R13_fiq R14(LR)R14 R14_svc R14_abt R14_und R14_irq R14_fiq R15(PC)R15 状态寄存器 CPSR CPSR SPSR-SPSR_svc SPSR_abt SPSR_und SPSR_irq SPSR_fiq 和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 2 CPSRF=1，屏蔽 FIQ 异常响应；=0，允许 FIQ 异常响应；22、说明 CPSR 中 T 位的作用，ARM7 处理器如何切换状态？答：T-处理器状态控制位；1-Thumb 状态，0-ARM 状态。ARM7 处理器必须通过 BX 指令进行状态切换。23、存储器和 IO 端口统一编址和独立编址各有什么特点？ARM7 处理器采用哪种编址方式？答：统一编址方式-存储器单元资源和 IO 端口资源统一编址在一个地址空间。特点：按地址空间位置约定各分类资源，访问 IO 端口如同访问存储器单元，无需专用的 IO 访问指令。芯片上没有专用于IO 访问的引脚。独立编址方式-存储器资源和 IO 端口资源分别编址在两个地址空间，存储器地址空间和 IO 地址空间。特点：按资源分类的地址空间清晰，使用不同的指令访问存储器和 IO 端口，处理器指令系统中既有存储器访问指令，又有专用的 IO 访问指令。芯片上有专用于 IO 访问的引脚。ARM7 处理器的存储结构采用冯 诺依曼存储体系结构，程序存储器、数据存储器和 I/O 统一编址（即使用同一个地址空间），指令和数据共用一条 32 位的数据总线。24、（22）大端存储模式和小端存储模式的含义是什么？画出数据 0 x87654321 分别以大端存储模式和小端存储模式存储在 0 x4000 单元的具体存储格式。答：高位数据存储在高地址字节，这种组织数据的存储方式称为小端模式；另一种则反之，高位数据存储在低地址字节，这种组织数据的存储方式称为大端模式；数据 0 x87654321 以小端存储模式存储在 0 x4000 单元的具体存储格式：字节地址单元 单元数据 0 x4003 0 x87 0 x4002 0 x65 0 x4001 0 x43 0 x4000 0 x21 数据 0 x87654321 以大端存储模式存储在 0 x4000 单元的具体存储格式：字节地址单元 单元数据 0 x4003 0 x21 0 x4002 0 x43 0 x4001 0 x65 0 x4000 0 x87 第3章 练习题 1、ARM7TDMI 支持哪几种指令集，各有什么特点？答：ARM7TDMI 支持 32 位的 ARM 指令集和 16 位的 Thumb 指令集。ARM 指令集效率高、功能全，但是代码密度低，所有 ARM 指令都是可以有条件执行的；Thumb 指令集，功能上是 ARM 指令集的子集，Thumb 状态下的 ARM7TDMI(-S)仍然是 32 位的处理器，因此具有更高的代码密度；Thumb 指令中仅有 B 指令具备条件执行功能。和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 2、ARM 指令的寻址方式有几种？并指出下列指令中源操作数的寻址方式。ADD R0,R1,R2 LDR R0,R2 MVN R0,#0 x0F2 LDMIA R0,R1-R5 STR R2,R4,#0 x02 LDR R1,R2,R3 MOV R1,R1,ROR#2 LDR R1,R3,#0 x04 答：ARM 处理器寻址方式可以分为两大类：数据处理指令操作数寻址方式和存储器访问指令操作数寻址方式，其中数据处理指令操作数寻址方式又可分为立即数寻址方式、寄存器寻址方式和寄存器移位寻址方式 3 种类型；存储器访问指令操作数寻址方式又可以分为寄存器间接寻址、基址变址寻址、相对寻址、多寄存器寻址（块拷贝寻址）和堆栈寻址 5 种类型。ADD R0,R1,R2 寄存器寻址方式 LDR R0,R2 寄存器间接寻址 MVN R0,#0 x0F2 立即数寻址方式 LDMIA R0,R1-R5 多寄存器寻址（块拷贝寻址）STR R2,R4,#0 x02 相对寻址 LDR R1,R2,R3 基址变址寻址 MOV R1,R1,ROR#2 寄存器移位寻址方式 LDR R1,R3,#0 x04 相对寻址 3、ARM 指令的基本格式？答：ARM 指令的基本格式如下：S ,S ,其中，号内的项是必需的，号内的项是可选的。如是指令助记符，是必须含有的，而 为指令执行条件，是依据实际需要可选项。若不书写，则使用默认条件 AL(无条件执行)。opcode 指令助记符，用于指定指令的操作功能。cond 执行条件，用于指定指令的执行条件。S 用于指定指令的执行是否影响 CPSR 寄存器的值，书写时影响 CPSR。Rd 目标寄存器，用于存放运算的结果。Rn 第 1 个操作数的寄存器。用于存放参与运算的操作数 1。operand2 第 2 个操作数。用于指定参与运算的操作数 2。4、指出下列指令是否正确，若不正确请说明原因。MOV R1,#101 MVN R1,#0 x10F LDMIA R11,R2-R8 ADD R0,R2,#4!LDR R4,R5!MRS PC,CPSR LDMFD R0!,R2,R5-R8 ADD R3,R3,R7 答：（1）对 （2）错，MVN 指令中的源操作数不是 8bit 位图数据 （3）对 （4）错，立即数后不能附加！操作符 （5）对 （6）对 （7）对 和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 （8）错，ADD 指令中的操作数不能用存储器访问寻址方式 5、何谓 ARM 指令的条件码？默认的条件码是什么？举例说明 ARM 指令的条件码对指令执行的影响。答：所谓的 ARM 指令条件码分别对应了 CPSR 寄存器标志位（N、Z、C、V）的 16 个值组合状态，处理器根据 CPSR 中标志位 N、Z、C 和 V 的值来确定该指令是否执行，当 CPSR 中的条件码标志满足时，处理器执行本条指令，否则本条指令等价于空操作。其中条件(AL)是缺省条件，可以省略。如果指令不含有条件码时，就默认是该条件。6、解释“满堆栈”、“空堆栈”、“递增堆栈”和“递减堆栈”?ARM 指令系统中是如何支持的？答：满堆栈就是堆栈指针总是指向最后压入堆栈的数据的存储单元的堆栈，堆栈指针所指单元中含有堆栈数据；空堆栈就是堆栈指针总是指向下一个将要放入数据的存储单元的堆栈，堆栈指针所指单元中未含有堆栈数据；递增堆栈就是堆栈底部位于低地址处，入栈操作后堆栈向高地址方向增长的堆栈；递减堆栈就是堆栈底部位于高地址处，入栈操作后堆栈向低地址方向增长的（指针地址递减）的堆栈；ARM 指令系统支持的是满递减堆栈，即堆栈底部位于高地址处，堆栈向低地址方向递减，且堆栈指针总是指向最后压入堆栈的数据的存储单元；7、请说明 MOV 指令与 LDR 加载指令的区别和用途。答：MOV 指令用于将 8 位位图立即数或寄存器数据传送到目标寄存器（Rd），也可用于移位运算等操作。LDR 指令用于从存储器中加载一个数据到寄存器中。用于访问存储器操作。8、什么是 文字池？它在 ARM 汇编程序中用和用途？答：文字池是镶嵌在代码中的一段存储空间，可用来存放常量数据；这些常量可以是程序中的立即数，也可以是存储单元地址。ARM 汇编语言中使用 LDR 加载指令附加文字池的方法，以实现对任意 32bit 立即数的访问。9、解释 B 指令、BL 指令与 BX 指令的功能差别？简述它们的应用场合。答：B 指令跳转到标号指定的地址执行程序。BL 指令先将下一条指令的地址拷贝到 R14 中，然后跳转到标号指定地址运行程序。BX 指令跳转到 Rm 指定的地址处执行程序，若 Rm0为 1，则跳转时自动将 CPSR 中的标志 T 置位，即把目标地址的代码解释为 Thumb 代码；若 Rm0为 0，则跳转时自动将 CPSR 中的标志 T 清零，即把目标地址的代码解释为 ARM 代码。该指令用于处理器状态切换。10、ARM 汇编指令条件码如下表，分析下两段程序片断的功能，写出其等价的类 C 语言功能描述：条件助记符 标志 含义 EQ Z=1 相等 NE Z=0 不相等 CS/HS C=1 无符号数大于或等于 CC/LO C=0 无符号数小于 MI N=1 负数 和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 PL N=0 正数或零 VS V=1 溢出 VC V=0 没有溢出 HI C=1,Z=0 无符号数大于 LS C=0,Z=1 无符号数小于或等于 GE N=V 有符号数大于或等于 LT N!=V 有符号数小于 GT Z=0,N=V 有符号数大于 LE Z=1,N!=V 有符号数小于或等于 AL 任何 无条件执行(指令默认条件)NV 任何 从不执行(不要使用)答：（1）if（R0 R1）(2)if(R0!=10)&(R1!=20)R0+；R0=R0+R1;else R1+；11、使用 ARM 汇编指令的条件执行功能，翻译下面 C 代码语句。答：（1）MOV R0,x;（2）MOV R0,x;MOV R1,y;MOV R1,y;MOV R2,a;MOV R2,a MOV R3,b;MOV R3,b MOV R4,c;MOV R4,c CMP R1,R2;CMP R0,R1 ADDEQ R2,R3,R4;CMPEQ R2,R3 SUBNE R2,R3,R4;MOV R4,R4,LSL#2 12、下列代码段是实现开 IRQ 中断和关 IRQ 中断功能，试补齐空白处内容。答：（1）MRS R0，CPSR （2）MRS R1,CPSR BIC R1，R2，#0 x80 ORR R1,#0 x80 MSR CPSR_c,R1 MSR CPSR_c,R1 程序片断 1：CMP R0,R1 ADDHI R0,R0,#1 ADDLS R1,R1,#1 程序片断 2：CMP R0,#10 CMPNE R1,#20 ADDNE R0,R0,R1 if(x=y)a=b+c;else a=b c;if(x=y)&(a=b)c=c*2;_ R0，CPSR BIC R1，R0，_ _ CPSR_c,R1 _ R1，CPSR ORR R1,_ _ CPSR_c,R1 和输出设备五大部分组成计算机通过执行预存储在存储器中的程序来完的电平脉码序列即执行该指令并以此递归运行程序简述计算机各组成部的解析和执行控制运算器进行相应的运算控制数据在计算机各组成部分优秀学习资料 欢迎下载 13、若 ARM CPU 中各寄存器及存储单元参数如下图所示，试写出指令执行后，各寄存器及存储单元中内容为多少。STMIA R13!,R0-R3 LDMDB R13,R0-R3 0 x000000040 x000000030 x000000020 x00000001R3R2R1R00 x00008000R13存储地址0 x000080000 x000080040 x000080080 x0000800C0 x000080100 x000080140 x000080180 x0000801C0 x00008020数据R3R2R1R0R13执行前执行后STMIAR13!,R0-R3 0 x000000040 x000000030 x000000020 x00000001R3R2R1R00 x0000800CR13存储地址0 x000080000 x000080040 x000080080 x0000800C0 x000080100 x000080140 x000080180 x0000801C0 x00008020数据0 x111111110 x222222220 x333333330 x444444440 x555555550 x666666660 x777777770 x888888880 x99999999R3R2R1R0R13执行前执行后LDMDB R13,R0-R3 答：0 x000000040 x000000030 x000000020 x00000001R3R2R1R00 x00008000R13存储地址0 x000080000 x000080040 x000080080 x0000800C0 x000080100 x000080140 x000080180 x0000801C0 x00008020数据R3R2R1R0R13执行前执行后STMIAR13!,R0-R30 x000080100 x000000040 x000000030 x000000020 x000000010 x000000010 x000000020 x000000030 x000000040 x000000040 x000000030 x000000020 x00000001R3R2R1R00 x00008010R13存储地址0 x000080000 x000080040 x000080080 x0000800C0 x00008010