可测试性设计技术ppt课件.ppt

可测试性设计内容可测性概念简介可测性设计过程可测性设计的方法和技术总结及问题讨论冗余设计故障管理设计降额设计DFT设计 可靠性设计什么是可测性可测性定义：系统和设备能及时准确地确定其工作状态（可工作、不可工作、工作性能下降）并隔离其内部故障的一种设计特性。是设计特性，由产品设计决定对一个设计可能存在的各种不同故障，能被测试的程度对以下指标的生成、评估和应用产生价值，满足测试目的方法：故障覆盖 故障隔离（诊断）测试所耗时间 产品上市时间从实现效果看，就是实现产品全生命周期（开发过程调试、测试、生产测试、维护的）各阶段的测试需求，在产品设计的同时规划测试策略，设计相应的内置测试支持手段和工具，从而达到提高各阶段测试质量和测试效率，快速稳定产品和降低产品综合成本可测性的能控性和能观性 可测性设计的关键是能对内部状态提供控制的观察能力 内部节点的能控性 是可以设置一种特定的逻辑状态的能力 内部节点的能观性 在输出上观察特定逻辑状态的能力可测性设计为解决测试问题，增加一些针对测试的设计 DFT的优势:简化测试Reduce test efforts.减少测试设备方面的费用Reduce cost for test equipment.缩短产品上市时间 提升产品质量局限性:软硬件工作量增加，产品设计复杂度增加；增加相应的硬件成本。Design for Testability（DFT）电子产品的生命周期当前的测试手段基于ATE的测试基于边界扫描的测试设计逻辑BIST存储器BIST处理器BIST系统集成测试电子产品的发展趋势SIA路标器件越来越大，而器件封装却越来越小（小型化）芯片和单板越来越复杂，集成的功能越来越多(高密、高复杂)信号速度越来越高（高速）芯片的综合性能越来越高（高复杂）存储器种类繁多，容量越来越大当前测试面临的困难l小型化：对单板的物理接触测试越来越困难，或根本无法测试；l单板或系统的复杂化：需要测试的特性太多，需要大量的测试数据 源，对单板测试覆盖、测试隔离和测试效率都提出很大挑战；l高速：无法增加物理测试点，对测试仪提出更高的要求，漏测、误测 率增大，测试不充分；l高功耗：系统、单板整体或局部过热，会对系统产品负面影响，对测 试筛选能力有更高要求。测试方法发展趋势测试IP Cores设计；构建CBB和平台，使设计和测试技术重用；测试设计提到系统设计阶段；BS作用越来越大；各种BIST技术；增大压力测试。电子系统功能不正确的原因设计错误加工错误或缺陷：器件问题、加工工艺问题、操作人员问题等物理故障：环境因素，运输缺陷种类永久缺陷一旦发生就总会一直存在的缺陷间歇性缺陷缺陷间隔出现，通常可以复现瞬间缺陷通常由于电源、温度等原因引起的某不确定时刻出现的缺陷，这种缺陷通常不可复现。PCB典型故障缺陷类型 发生的几率（）缺陷类型 发生的几率（）短路 51 数字逻辑 5元器件 13 模拟指标 5焊偏 8 性能缺陷 5器件焊反 6 开路 1焊错器件 6理想的测试在生产或用户现场能检测所有的故障能把所有功能正常的设备测试通过大量的、各种可能的故障都可以被测试到能解决现实中一些非常难的测试问题所有缺陷都有明确的测试方法真实的测试是建立在分析故障模型基础上的测试，而不可能会根据实际的缺陷进行测试设计；由于高复杂性，不可能把所有的故障模型都覆盖到；一些好的单板被检测为坏板，会存在一定的误测率；有些坏的板子会测试为好板，存在漏测；生产测试检查是否有的单板或系统不符合指标要求；检查单板或系统是否有连接性和功能性故障；必须使故障模块模型达到一定高度必须缩短测试时间；能对故障进行准确的定位；测试到单板或系统的每一个器件；以实际应用的速度或流量执行测试，或者根据设定的门限值执行测试多种测试手段结合不合格品率趋于0减少测试费用的方法uDFT可简化测试数据源产 生，对减少开发费用uDFT能使产品更有效的执行 测试，更低的漏测和更短的 测试时间uDFT可以减少昂贵的测试设 备投入，能对现场测试提供 支持DFT用户的可测性需求用户在标书中有明确的故障诊断和修复的内容。u 提供室外设备的测试解决方案。u 提供什么样的网络、平台或服务的监控和测试手段，使得性能的降级可以在发 生之前报告。u 维修时间对系统可用度也有影响。要求厂商描述快速故障诊断的实现情况。u 如何指示哪个单板有问题（如卡上指示灯，通过系统诊断等）。u 在线或远端的诊断实施到什么程度。u 要了解设备在可运营、可管理上的实现情况。内部的可测性需求故障检测故障隔离测试时间产品研发验证测试 生产测试 设备维护、维修直通率与可测性公式：单板直通率 工艺水平单板焊点数量单板复杂度越高，直通率将越低，坏板越多，测试及诊断越难！焊点DPMO(PPM)1000 3000 5000 10000 15000 20000 30000 400001099.0%97.0%95.0%90.5%86.1%81.9%74.1%67.0%1298.6%96.5%94.3%88.8%83.5%78.7%69.8%61.8%1598.5%95.6%92.8%86.0%79.9%74.1%63.8%55.0%2098.0%94.2%90.5%82.0%74.1%67.0%54.9%44.9%2597.5%92.8%88.0%78.0%68.5%60.7%47.2%36.8%3097.0%91.5%86.0%74.2%63.8%55.0%40.7%30.2%5095.0%86.3%78.0%60.5%47.2%36.8%22.5%13.5%10090.5%74.0%60.8%36.8%22.3%13.5%5.0%1.8%20082.0%55.0%36.8%13.5%5.0%1.8%0.2%0.0%10X定律故障的影响故障越早发现成本越低可测性的效益M公司实例：Phase Without DFT With DFT SavingsDevelopmentManufacturingService$570000$688000$480000$750000$449000$96000-$180000$239000$384000Total$1738000$1295000$443000DFT会降低产品综合成本内容n 可测性概念简介n 可测性设计过程n 可测性设计的方法和技术n 总结及问题讨论过程概述方案设计可测性实现验证应用、评估规格需求基线指标公共模块工具流程保证DFT规格需求原始包需求 基线、问题收集提炼需求可测性设计需求 基线、问题收集提炼需求、产品新特性专有的需求需求分解分配 确保需求被实现、可跟踪，同SE一起分解到硬件、逻辑、微码、驱动、上层软件、网关等等，分配到所有的子模块规格书和规格清单体现DFT需求 作为跟踪、评价的依据需求评审和跟踪机制 跟踪表建立可测性基线可测性基线应用优化建立方案设计各单元模块可测性软件和硬件概要实现方案要达到的要求或遵循的标准指导产品设计人员进行DFT设计评审、跟踪建立与基线配套的方案库可测性实现原理图和PCB的DFT实现；DFT特性的软件实现；评审、检视、优化需求DFT效果预计建立公共模块库可测性验证验证可测性是否复核规格验证可测性设计实现是否满足要求优化实现方法评审、跟踪优化的DFT设计建立用例库验证的主体是谁？可测性评估评估指标如何？是否达标？评估报告基线、方案、实现、验证的优化建议提炼货架技术评估工具应用配套工具可测性设计体系建设n DFT过程定义n DFT基线n 设定DFT过程指标n 可测性方面的规范/指导书 元器件可测性技术认证规范 单板上电自检测试设计指导书 单板边界扫描硬件设计规范 单板硬件电源可测性设计规范 单板时钟可测性设计规范 存储器测试规范 ICT可测性设计规范 产品关键器件检测可测性设计指导书 n 可测性设计CBB建设n 引进和开发DFT工具（评估工具、验证和应用工具等）工具CBB过程定义指标规范基线DFT可测性设计组织保证PDT软件开发组SW Dev.Team硬件开发组HW Dev.TeamCM、CMOSE其他Other维护组Maintenance Team测试组Testing TeamSE扩展组SE Extended Team工程设计组DFT人员内容n 可测性概念简介n 可测性的开发活动介绍及指南n 可测性设计的方法和技术 可测性分析方法 故障检测常见技术 几种专项可测性实现技术 可测性系统设计n 总结及问题讨论可测性设计指标定义 故障检测率（FDR）：在规定的时间内,用规定的方法正确检测到的故障数与被测单元发生的故障总数之比，用百分数表示。FDRNd/Nt X 100%Nt 故障总数Nd正确检测到的故障数 D Di i FDR还可以用故障率来计算：FDR=X100%可测性设计指标定义 故障隔离率（FIR）：快速而准确地隔离每一个已检测到的故障的能力。指在规定的时间内，用规定的方法正确隔离到不大于规定的可更换单元数的故障数与同一时间内检测到的故障总数之比，以百分数表示。FIRNL/ND X 100%NL 在规定条件下用规定的方法正确隔离到小于等于L个可更换单元的故障数ND在规定的条件下用规定的方法正确检测到的故障数 L Li D D FIR也可以用故障率来计算：FDR=X100%可测性设计指标定义故障检测时间故障隔离时间虚警率DFT实现方法和技术JTAG比较法存储器测试BISTDFT需求细化补充方法D分析法FMEA可测性的方法和技术端到端概念和计划 开发 验证与发布 生命周期DFT需求分析方法经验法D分析法FMEADFT验证与评估方法FIT测试D分析法DFT数据收集可测性设计需求分析方法问题提出如果我们在某个产品设计了n个可测性设计需求：可测性已经做完善了吗？需求是否覆盖了所有故障？需求有没有重复的？是否有些需求根本没有必要提？怎么样的测试顺序是高效的？可测性的分析方法可测性分析方法经验法 FMEA 相关性矩阵基于经验数据库的通用可测性分析方法：美军标MIL-STD-2165 给出了基于经验数据库基础上的产品可测性评估方法，用以评估产品的可测性是否完善。FMEA分析：FMEA 等可靠性分析方法是可测性设计的基础方法。基于D矩阵的可测性分析方法：这是目前业界在可测性的故障诊断定位需求分析方面比较通用、也是最主要的一种分析方法。这种方法面向的是故障检测、故障隔离分析。经验分析法o D矩阵（Dependency Matrix）即相关性矩阵，反映故障集合与测试集合的相关性矩阵。D矩阵分析方法（建立D矩阵）（D矩阵简化）检测点选取隔离点选取D矩阵分析方法步骤D矩阵分析方法1、选取初步的测试点和设定器件失效模式建模分析8种失效模式，8个测试点 TPUiT1 T2 T3 T4 T5 T6 T7 T8U1 output 1 1 1 1 1 1 1 1U2 output 0 1 0 1 0 0 1 1U3 output 0 0 1 0 1 1 0 1U4 output 0 0 0 1 0 0 1 1U5 output 0 0 0 0 1 1 0 1U6 output 0 0 0 0 1 1 0 1U7 output 0 0 0 0 0 0 1 0U8 output 0 0 0 0 0 0 0 1检测权重2、建立D矩阵1，当Tj可测到Ui故障时填1，表示Tj与Ui相关0，当Tj不能测到Ui故障时填0，表示Tj与Ui不相关依次完成所有的相关量填写，建立了D矩阵 TPUiT1 T2 T3 T4 T5 T6 T7 T8U1 output 1 1 1 1 1 1 1 1U2 output 0 1 0 1 0 0 1 1U3 output 0 0 1 0 1 1 0 1U4 output 0 0 0 1 0 0 1 1U5 output 0 0 0 0 1 1 0 1U6 output 0 0 0 0 1 1 0 1U7 output 0 0 0 0 0 0 1 0U8 output 0 0 0 0 0 0 0 1检测权重3、进行简化预处理记录并去掉对所有故障都没有检测效应的测试点(和为0的列)，即无效的测试点合并相等的行向量（检测效应等价的故障），即模糊组合并相等的列向量（检测效应等价的测试点）不能检测的故障(和为0的行)，应考虑增加相应检测点 TPUiT1 T2 T3 T4T5、6T7 T8U1 output 1 1 1 1 1 1 1U2 output 0 1 0 1 0 1 1U3 output 0 0 1 0 1 0 1U4 output 0 0 0 1 0 1 1U5、6 output0 0 0 0 1 0 1U7 output 0 0 0 0 0 1 0U8 output 0 0 0 0 0 0 1检测权重简化后简化前D矩阵分析方法4、检测点选取（对复杂系统原则是先检测后隔离）计算检测权重，选取检测权重最高的作为优选检测点去掉矩阵中该检测点对应的列及该检测点能检测到的所有故障对应的行重复执行，直到选到检测点集合能检测所有故障被选中的检测点构成检测点集合，T=Tx.Tz如果所有的BIT都被选中了，但还有故障没有检测到，应考虑增加BIT。得到测试点集合为：TdT8,T7 第j个测试点Tj的检测权重WTjaij其中aij是Tj列对应的第i行的单元值 TPUiT1 T2 T3 T4T5、6T7 T8U1 output 1 1 1 1 1 1 1U2 output 0 1 0 1 0 1 1U3 output 0 0 1 0 1 0 1U4 output 0 0 0 1 0 1 1U5、6 output0 0 0 0 1 0 1U7 output 0 0 0 0 0 1 0U8 output 0 0 0 0 0 0 1检测权重 1 2 2 3 3 4 6D矩阵分析方法 TPUiT7 T1 T2 T3 T4 T5、6U1 output 1 1 1 1 1 1U2 output 1 0 1 0 1 0U4 output 1 0 0 0 1 0U3 output 0 0 0 1 0 1U5、6 output0 0 0 0 0 1U8 output 0 0 0 0 0 0隔离权重 0 2 2 4 0 4 TPUiT1 T2 T3 T4T5、6T7 T8U1 output 1 1 1 1 1 1 1U2 output 0 1 0 1 0 1 1U3 output 0 0 1 0 1 0 1U4 output 0 0 0 1 0 1 1U5、6 output0 0 0 0 1 0 1U7 output 0 0 0 0 0 1 0U8 output 0 0 0 0 0 0 1隔离权重 5 8 8 9 9 9 05、隔离点选取采用类似二分法进行隔离点选择，确定诊断树首先前面检测点检测到故障时，利用检测点的信息就可以把表格信息二分成两部分。为了简化课程说明，我们先只以T8为检测结果作为后面诊断的基础。第j个测试点Tj的隔离权重WTjN0N1其中N0是Tj列0的数量。N1是Tj列1的数量。D矩阵分析方法 TPUiT7 T1 T2 T3 T4 T5、6U1 output 1 1 1 1 1 1U2 output 1 0 1 0 1 0U4 output 1 0 0 0 1 0U3 output 0 0 0 1 0 1U5、6 output0 0 0 0 0 1U8 output 0 0 0 0 0 0隔离权重 0 2 2 4 0 4如果有测试点权重相等，则可以考虑以下因素进行优选：选择WTj最大的测试，即不同分表总权重最大的测试优选可靠性高/成本低/实现难度低.的测试5、隔离点选取（续）对两个子表分别按照所选隔离点二分对得到的个子表分别计算诊断权重依次完成所有隔离点的选取，确定诊断树这里得到隔离点集合为：TdT8,T7,T3,T5,T2 D矩阵分析方法6、计算指标计算故障检测率：FDR8/8100故障检测率(Fault Detection Rate，FDR)：在规定时间内用规定方法可正确检测到的故障数与被测单元发生的故障总数之比，用百分数表示。检测点：T7、T8计算故障隔离率 FIR16/875 FIR2=2/8=25%用规定的方法将检测到的主要故障正确隔离到不大于规定模糊度的故障数与检测到的故障数之比，用百分数表示。隔离点：T8、T7、T3、T5、T2指标的准确性依赖于前面的故障失效分析的完备性和准确性7、其他说明不同的考虑策略，可以得到不同的诊断树。本例也有几种不同的诊断树，我们只是一种很简单的考虑。如考虑到可靠性、费用、实现难度、时间等因素时，都会影响上述分析选择过程，包括整个分析诊断策略。对于复杂性系统，实际分析往往需要分层分模块进行建模分析。建模的准确性是整个分析的基础。建模完成后，可以通过工具软件进行自动分析。建模的正确性/故障分析的正确性需要在设计、验证、问题处理中根据反馈信息进行不断优化。形成更加合理、准确、完善、可以共享的故障模式库/模型知识库。器件失效模式库建库规则失效模式库建库的主要对象 对外接口 比如PCI总线接口故障、SPI接口故障、SMII接口故障；基本功能 器件的基本功能；比如内存单元失效、SD539交换功能失效、NVRAM掉电保护功能失效。基本性能 模拟器件的指标参数、器件的关键性能；比如插损过大、放大系数偏低、内存的线速访问性能。o失效库建库实例（MV64360）D矩阵分析方法器件失效模式库建库规则序号 失效模式描述 简要描述（功能、引脚介绍）覆盖条件1 CPU 接口故障 与CPU 之间的接口，主要包括数据线、地址线和各种控制信号1.通过该接口访问了该芯片寄存器或内部RAM（仅访问，但未进行数据校验），则认为间接覆盖了该接口；通过该接口按照存储器测试规范进行了该芯片内部RAM 或外接DDR RAM 的数据线、地址线测试，则认为直接覆盖了该接口。2 DDR 接口故障 与DDR SDRAM 之间的接口，主要包括数据线、地址线和各种控制信号1.通过该接口访问了该芯片外接DDR SDRAM（仅访问，但未进行数据校验），则认为间接覆盖了该接口；2.通过该接口按照存储器测试规范进行了该芯片外接DDR SDRAM 的数据线、地址线测试，则认为直接覆盖了该接口。3 Device 接口故障 与外接设备之间的接口，主要包括数据线（与地址线复用）和各种控制信号1.通过该接口访问了该接口外接的设备（如：BOOTROM，仅访问，但未进行数据校验），则认为间接覆盖了该接口；2.通过该接口按照存储器测试规范进行了该芯片外接设备（如：FLASH）的数据线、地址线测试，则认为直接覆盖了该接口。4 32/64-bit PCI-X(0)接口故障与外接PCI 设备之间的接口0，主要包括标准PCI 总线信号1.通过该接口访问了该PCI 总线外接的设备（仅访问，但未进行数据校验），则认为间接覆盖了该接口；2.通过该接口传送了专用测试数据（如：走步1 数据、走步0 数据、0 x55、0 xAA 等），并校验，则认为直接覆盖了该接口。5 32/64-bit PCI-X(1)接口故障与外接PCI 设备之间的接口1，主要包括标准PCI 总线信号同上6 GbE MAC(0)接口故障与外接以太网PHY 芯片之间的接口0，主要包括发送、接收及各种控制信号1.通过该接口传送了数据（仅传送，但未进行数据校验），则认为间接覆盖了该接口；2.通过该接口进行了其外接PHY 芯片内部环回测试或外部环回测试（传送专用测试数据并校验），则认为直接覆盖了该接口。7 GbE MAC(1)接口故障与外接以太网PHY 芯片之间的接口1，主要包括发送、接收及各种控制信号同上8 GbE MAC(2)接口故障与外接以太网PHY 芯片之间的接口2，主要包括发送、接收及各种控制信号同上D矩阵分析方法器件失效模式库建库规则9 MPSC/UART(0)接口故障1.多协议串行控制器接口0，主要包括16 个I/O 引脚1.通过该接口传送了数据（仅传送，但未进行数据校验），则认为间接覆盖了该接口；2.通过该接口进行了该接口内部环回测试和外部环回测试（传送专用测试数据并校验），则认为直接覆盖了该接口。10 MPSC/UART(1)接口故障o 多协议串行控制器接口1，主要包括16 个I/O 引脚同上11 TWSI 接口故障 1.两线串行接口，主要包括串行数据（SDA）和串行时钟（SCK）信号1.通过该接口传送了数据（仅传送，但未进行数据校验），则认为覆盖了该接口；2.通过该接口进行了其外挂设备（如：EEPROM）的测试（传送专用测试数据并校验），则认为直接覆盖了该接口。12 JTAG 接口故障 1.JTAG 接口，主要包括JTAG TAP口5 个信号1.通过该接口进行了该芯片所在JTAG 链基础测试或通过该接口加载了连接在该芯片上的FLASH 芯片，则认为覆盖了该接口。13 内部SRAM 功能失效 1.主要包括2M bit 内部SRAM，可作缓存或存放描述表等1.访问了该芯片内部SRAM（仅访问，但未进行数据校验），则认为间接覆盖了该功能；2.按照存储器测试规范进行了芯片内部SRAM 数据线、地址线和存储单元测试，则认为直接覆盖了该功能。14 内部IDMA 引擎功能失效 1.主要包括4 个内部IDMA 引擎，可在设备之间进行IDMA 操作1.从一个设备（如：PCI 设备）中采用IDMA 操作，搬移大块的数据到另一个设备（如：DDR RAM）（仅传送，但未进行数据校验），则认为间接覆盖了该功能；2.从一个设备（如：PCI 设备）中采用IDMA 操作，搬移大块的专用测试数据到另一个设备（如：DDR RAM），并对搬移的数据进行校验，则认为直接覆盖了该功能。D矩阵分析方法器件失效模式库建库规则D矩阵分析方法D分析（可测性建模分析）的工作流程和步骤总结：（建立D矩阵）（D矩阵简化）检测点选取隔离点选取内容n 可测性概念简介n 可测性的开发活动介绍及指南n 可测性设计的方法和技术 可测性分析方法 故障检测常见技术 几种专项可测性实现技术 可测性系统设计n 可测性实现中的常见问题和注意事项n 业界友商可测性实例n 总结及问题讨论故障检测常用技术故障检测的方法很多，分类也不尽相同。参考按照HA forum的分类，故障检测技术主要有：取值范围（阈值）检测法 比较法/表决法 数据完整性检测 时基检测法 BIST（硬件、软件）JTAG每种故障检测的方法都有其优缺点，在一个给定的应用中，必须针对给定的系统，在故障检测覆盖率、成本、性能之间取得一个平衡 取值范围（阈值）检测法 在大多数应用中，一个操作的结果必须落在一个确定的范围内。通过对这些边界条件的测试，可以检验一个数据是否与期望的一样。典型的是温度、电压等环境参量的故障检测 电压直接检测 过压、低压 欠压检测比较法常见的是在冗余系统中，主备系统的输出结果进行比较，如果两个系统的结果不一致则就可以检测到故障。这种概念也称之为“投票表决”。比较法可以在任何系统级别进行。常见的是二模冗余法采用二个相同的副本，当出现故障时，二个副本不再相同，只要简单做个比较就可以检测出故障。如主备单元。一种特殊情况就是通过和预先写入的副本进行比较检测故障，常见的是特定空间写入回读进行比较。数据一致性检测 典型的是Parity、checksum、CRC和ECC。由于通信系统中存储芯片数量众多，以及数据的重要性，此类方法在通信产品中十分广泛的使用：典型的是存储器检测。典型应用举例BOOTROM、FLASH的CRC校验。偶校验结果生成电路：奇校验是在偶校验异或后面再增加一个非门 如果背板有5根ID线，ID0-ID4，增加一位校验位ID5，背板上共有6根ID线，我们要采用奇校验还是偶校验？遵循如下原则：如果背板ID为偶数个，校验位采用奇校验，如果背板ID为奇数个，校验位采用偶校验。如：ATCA的背板有9个ID线，ID0-ID7为单板ID，ID8为校验位，采用了偶校验，避免ID为全0或全1的错误 时基检测法如果规定的时间内，规定的事件没有发生，则认为是发生了故障。时基检测法可以说是故障检测方法中最简单的一种。看门狗。心跳检测（heartbeating）。验证软件模块或硬件单元是否正常工作的常用方法，采用某些类型、以一个预先设定的频率执行握手消息的方式实现。心跳检测可以检测到故障但定位故障能力不是很好，不易确定具体的故障位置故障检测常用技术5硬件BIST激励源测试控制器响应分析 通常要增加额外的硬件资源。软件自测试通过执行针对硬件的检测程序完成。对硬件资源需求很少。测试效率相对较低。测试程序需要为不同的具体电路进行具体设计。复杂单板举例NP微码执行的BIST TCAM测试；NP外围各种RAM测试 板内流量测试CPU系统的BIST 自检 控制通道BIST 例行检测主控配合完成的BIST 控制通道测试；系统JTAG逻辑和ASIC的BIST 逻辑外围存储器测试 逻辑流量BIST 时钟测试各级环回JTAG：联合测试行动小组 Joint Test Action Group边界扫描（Boundary Scan）系列标准“Bed of Nails”FixtureBig TesterJTAG技术JTAG原理n在芯片的输入输出引脚与功能单元之间即芯片的边界区域增加边界扫描单元BC和相关的控制电路TAP控制口，通过TAP控制口对BC进行控制完成边界扫描功能。通过TAP控制口可以对扫描链路上的任意一个BC进行置位和采样。n这样，每一个有BC单元的引脚相当于内置了一个虚拟探针就可以进行非接触式的测试了支持研发、生产、现场及维修业务中的测试、维护与诊断：链路自检芯片互连测试连接器测试PLD编程Flash编程存储器测试逻辑簇测试。边界扫描技术能干什么？JTAG应用单板JTAG的一条链设计？系统JTAG 板内互连测试 板间互连测试 软件加载 开局现场的测试、故障定位 故障单板现场数据采集 远程测试、诊断和加载单板JTAG链设计流程故障检测常用技术一览检测方法 检测方法优缺点内存 ECC纠错码法*有商业化ECC存储器芯片，对存储器的故障覆盖率高，可以自动纠错。国外的电信设备制造商几乎均采用海明纠错码法。*但比常用的存储器贵，许多NV RAM等没有提供ECC功能CPU 心跳检测法*非常简单，容易实现。公司主备方案广泛采用。*但故障覆盖率太低其他方法 二模冗余法、三模屏蔽法等.故障覆盖率高总线 Watchdog法可以检测到总线操作超时、总线死锁类故障。实现非常简单，容易实现。但不能检测到数据总线，地址总线，总线传输过程中发生的故障。奇偶校验法*非常简单，容易实现。可以检测到数据总线、地址总线上某些位的传输故障。*对数据总线、地址总线的传输故障检测覆盖率很低。不能进行自动纠错其他方法 N中取M码法、纠错（ECC）码法等关键功能模块检测二模冗余法 故障覆盖率较高，检测速度快；但硬件成本加倍，无法检测共模故障BIT内建测试法许多功能复杂的电路芯片，本身就在电路内部内建有该芯片的故障检测电路，可以通过其BIT测试电路进行测试。JTAG 边界扫描法边界扫描法是数字电路、硬件电路板、硬件系统故障检测使用最为广泛的方法之一。有关边界扫描法的详细信息请参阅公司相关技术规范。环回测试法 对各种线路接口类硬件设备，最常用的故障检测方法是回路测试法。内容n 可测性概念简介n 可测性的开发活动介绍及指南n 可测性设计的方法和技术 可测性分析方法 故障检测常见技术 几种专项可测性实现技术 可测性系统设计n 可测性实现中的常见问题和注意事项n 业界友商可测性实例n 总结及问题讨论几种专项可测性实现技术介绍上电自检技术电子标签存储器测试技术老化中测试技术时钟测试技术环回测试技术通过设备上电自检，可以尽早发现设备的软件或者硬件上的问题，及时通知用户设备故障，阻止设备“带病”运行，设备自检也能够为设备故障诊断提供指导。单板上电自检测试是单板的一个重要特性，同时也是比较容易被用户关注的一个产品特性上电自检基本分为两种模式：正常启动模式：指单板按一般正常流程启动，是一种比较快速的启动模式，在这种模式下，为节省启动时间，一般做很少测试项目，同时测试方法也相对简单。诊断测试模式（老化测试模式）：单板上电启动进入的一种测试模式，测试项目相对正常启动模式较多，测试方法也相对完备，基本测试覆盖主要的硬件器件功能。主要运用于现场安装调试、生产测试、维修测试和某些情况下的现场诊断问题定位，同时对单板开发调试也有帮助。关注点：测试模式测试内容测试方法自检结果的存储和上报方式 上电自检的意义：上电自检技术单板电子标签：单板的电子身份证，可在单板全生命周期追溯。电子标签直流参数测试（DC Parameter Testing）交流参数测试（AC Parameter Testing）功能测试（Functional Testing）1、只读存储器测试（如ROM测试）数据校验测试：校验2、可读写存储器测试（如RAM测试）外围互连测试：检测数据线、地址线的外部互连故障内部单元测试：检测读写、译码、存储等内部功能故障功能测试又可分为：存储器测试固定逻辑故障（Stuck-at fault）固定开路故障（Stuck-open fault）桥接短路故障（Short fault）外围互连测试：基本算法走步1算法（Walk-1）走步0算法（Walk-0）改良记数序列算法存储器测试1、存储单元阵列中的故障固定逻辑故障（Stuck-at fault）固定开路故障（Stuck-open fault）状态转换故障（Transition fault）数据保持故障（Data-maintaining fault）状态耦合故障（Coupling fault）多重写入故障（multiple access fault）2、地址译码电路中的故障：没选中任一存储单元。选中被选单元，并选中了其他单元。3、读写逻辑中的故障输入、输出导线中一位或多位固定逻辑故障。缓冲器或锁存器中一位或多位固定开路故障。缓冲器或锁存器中任意两位之间的状态耦合故障。扫描图形法 棋盘图形法 MATS算法 跨步图形法 九步算法 扩展九步算法 十三步算法 March C算法 March C-/March1算法 Col_March1算法 增量法 补偿增量法单元测试算法存储器测试老化FT2做全部测试工作FT1/ICT老化中进行测试FT2读取测试结果FT1/ICT设置标识老化中测试频率精度占空比抖动时钟测试常见故障模式 时钟丢失 时钟频率偏移 时钟幅度故障 时钟占空比故障 锁相环故障 DDS故障锁相有无时钟测试技术环回测试技术概述环回测试是功能测试中最常见的一种测试手段，它的基本思想是在业务通道上构建一个环回路径，由数据源按一定要求构造业务数据，业务数据通过环回路径返回数据源方向，由数据接收端（与数据源同侧）接收业务数据并按照一定的协议进行验证，从而判断整个业务环回路径上各个业务处理单元功能是否正常。环回测试技术Local环回主要用于内部数据源的发送和接收比较，进行故障定位和隔离。Remote环回主要用于外部数据源的发送和接收比较，进行故障定位和隔离。外部环回一般需要制作专用的电缆或飞线实现，通过内部数据源进行发送和比较，可以对于单板的整个E1链路进行故障定位和隔离。环回测试技术内容n 可测性概念简介n 可测性的开发活动介绍及指南n 可测性设计的方法和技术 可测性分析方法 故障检测常见技术 几种专项可测性实现技术 可测性系统设计n 总结及问题讨论可测性系统设计分层递归架构每一层次都必须要好的可测性设计，才能实现真正完善易用的可测性功能。必须系统性设计需求分层分配，综合权衡，才能真正支撑应用，取得最佳设计效果，避免过设计、漏设计。忽略任何一层都会造成不能用，不好用，没有上层就无法应用，没有下层缺乏支撑，实际没有实现，各层分离实现，导致各自为政，重复设计、或者相互之间设计偏了，牛头不对马嘴，我要这样，你做成那样。上层下层分解分配设计支撑下层分解分配设计支撑配合CBB层API层注册管理层DOPRA命令行接口 应用程序API函数接口API1 API2CBB族1CBB2CBB1CBBn驱动适配层API3 APInCBB族2CBB2CBB1CBBnCBB族NCBB2CBB1CBBnOS适配层X产品驱动 X产品OS可测试性系统设计可测性系统设计可测性技术总体构架Hardware based BIST Software based BIST层次化设计方法 BSCAN DFT需求规格故障模式分析DFT（BIST）调用接口或者驱动程序接口 O&MDFT Modeling DFT Benchmark DFTBIST CBB模块DFT（BIST）软硬件平台，开发设计工具DFT（BIST）系列规范可测性的实施会对O&M提供强大支撑！友商可测性实例E公司的DFT架构 友商可测性实例C公司友商可测性实例I公司