[精选]第二章____集成电路制造工艺_8034.pptx

教学目的和要求教学目的和要求：1、了解集成电路制造的过程和典型工艺流程。、了解集成电路制造的过程和典型工艺流程。2、了解集成电路制造过程中的关键技术及概、了解集成电路制造过程中的关键技术及概念。念。3、理解集成电路设计规则及其意义，初步认、理解集成电路设计规则及其意义，初步认识集成电路工艺水平对集成电路发展的识集成电路工艺水平对集成电路发展的影响。影响。第二章第二章 集成电路制造工艺集成电路制造工艺 第一节第一节 概述概述 意义：意义：1、了解集成电路制造的基本过程的、了解集成电路制造的基本过程的常识常识 2、为了得到、为了得到最佳最佳集成电路集成电路设计设计所需要的灵活所需要的灵活性，有必要在工艺和制造技术方面有很好的了性，有必要在工艺和制造技术方面有很好的了解，以便借助于工艺技术方面的知识，在电路解，以便借助于工艺技术方面的知识，在电路设计过程中可以考虑实际的版图布局等问题；设计过程中可以考虑实际的版图布局等问题；3、工艺参数的知识使设计者在设计过程中能、工艺参数的知识使设计者在设计过程中能够进行成品率的计算，在够进行成品率的计算，在成品率、性能成品率、性能以及简以及简化设计之间实现平衡化设计之间实现平衡折衷折衷。第二节第二节 集成电路的生产过程集成电路的生产过程 一、集成电路制造过程一、集成电路制造过程1、示意图：、示意图：设设计计掩模板掩模板装装配配单晶单晶材料材料芯片芯片制造制造检检测测掩膜版掩膜版二、平面工艺技术框图二、平面工艺技术框图生成生成保护保护 膜膜确定确定工作工作窗口窗口 开设开设 窗口窗口 渗入渗入 杂质杂质图象转移图象转移二、典型双极工艺制造过程二、典型双极工艺制造过程 （以（以PN结隔离技术）结隔离技术）外延层外延层N+N+N+P+P+NNPN+Sio2N+集电区集电区N+发射区发射区N+基区基区P 隔离隔离 埋层埋层N+PSi 衬底衬底2工艺流程工艺流程 (1)制作埋层（图制作埋层（图2.4a）SiO21#掩模版（2）生长外延层（图）生长外延层（图2.4B）N+（3）形成隔离岛（图）形成隔离岛（图2.4C）2掩模版掩模版（4）形成基区（图）形成基区（图2.4D）P+N3#掩模版掩模版PSi(5)形成发射区，集电区形成发射区，集电区(图图2.4E)4掩模版掩模版（6）金属化）金属化(图图2.4F)5掩模版掩模版（7）连线）连线三、小结：三、小结：双极性工艺过程，芯片制造主要包括三类技术：双极性工艺过程，芯片制造主要包括三类技术：1、图形转换技术图形转换技术：主要包括光刻、刻蚀等：主要包括光刻、刻蚀等 技术。技术。2、薄膜制造技术薄膜制造技术：主要包括外延、氧化、：主要包括外延、氧化、化学汽相淀积，物理汽相淀积化学汽相淀积，物理汽相淀积 （如溅射，蒸发）等。（如溅射，蒸发）等。3、掺杂技术掺杂技术：主要包括扩散和离子注入技术。：主要包括扩散和离子注入技术。第三节第三节 集成电路制造工艺的关键技术集成电路制造工艺的关键技术 一、图形转换技术一、图形转换技术：将掩膜板上设计好的图形转移到硅片上的技将掩膜板上设计好的图形转移到硅片上的技术，包括光刻与刻蚀技术。术，包括光刻与刻蚀技术。1、光刻光刻：概念：是指通过类似于洗印照片的原理，概念：是指通过类似于洗印照片的原理，通过暴光和选择腐蚀等工序，将掩膜版上通过暴光和选择腐蚀等工序，将掩膜版上设计好的图形转移到硅片表面涂敷的感光设计好的图形转移到硅片表面涂敷的感光胶上的过程。胶上的过程。光刻包括：光刻胶、掩膜板、光刻机三要素光刻包括：光刻胶、掩膜板、光刻机三要素 光刻技术决定着集成电路特征尺寸和时延光刻技术决定着集成电路特征尺寸和时延。分类分类（1）光刻常见的方法）光刻常见的方法 接触式接触式;接近式接近式;投影式投影式.（2）超细线光刻技术）超细线光刻技术 （短波长的射线进行光刻）（短波长的射线进行光刻）甚远紫外线光刻甚远紫外线光刻;电子束光刻电子束光刻;X射线光刻射线光刻;离子束光刻离子束光刻.2、刻蚀技术刻蚀技术 （1）概念：将未被光刻胶掩蔽的部分有选择地）概念：将未被光刻胶掩蔽的部分有选择地腐蚀掉，从而实现将光刻胶图形转换为硅片上的图腐蚀掉，从而实现将光刻胶图形转换为硅片上的图形的方法。形的方法。分类：分类：湿法刻蚀湿法刻蚀 干法刻蚀干法刻蚀 刻蚀直接影响到特征尺寸刻蚀直接影响到特征尺寸二、薄膜制备技术二、薄膜制备技术 概念概念：指通过一定的工序，在衬底表面生产：指通过一定的工序，在衬底表面生产成一层薄膜的技术，此薄膜可以是作为后序加工成一层薄膜的技术，此薄膜可以是作为后序加工的选择性的保护膜、作为电绝缘的绝缘膜、器件的选择性的保护膜、作为电绝缘的绝缘膜、器件制作区的外延层、起电气连接作用的金属膜等。制作区的外延层、起电气连接作用的金属膜等。分类：分类：氧化、化学汽相淀积、物理汽相淀积等等。氧化、化学汽相淀积、物理汽相淀积等等。1、氧化、氧化:(1)概念概念:主要是指在硅表面生长二氧化硅主要是指在硅表面生长二氧化硅 (SiO2）膜。）膜。(2)作用：作用：在在MOS集成电路中，集成电路中，SiO2层作为层作为MOS器件器件的绝缘栅介质，到深亚微术或亚的绝缘栅介质，到深亚微术或亚0.1m工艺后，工艺后，用氮氧化硅膜替代（是因为随特征尺寸缩小，膜用氮氧化硅膜替代（是因为随特征尺寸缩小，膜厚减小，氮氧化硅绝缘性能更好）。厚减小，氮氧化硅绝缘性能更好）。在扩散硼、磷、砷等杂质时用作掩蔽膜。在扩散硼、磷、砷等杂质时用作掩蔽膜。作为集成电路的隔离介质材料。作为集成电路的隔离介质材料。作为电容器的绝缘介质的材料。作为电容器的绝缘介质的材料。作为多层金属互连层之间的介质材料。作为多层金属互连层之间的介质材料。作为对器件和电路进行钝化层材料。作为对器件和电路进行钝化层材料。（1）概念：指通过气态物质的化学反应在衬底上淀）概念：指通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程。积一层薄膜材料的过程。VCD的结构可以是单晶、的结构可以是单晶、多晶或非晶态。多晶或非晶态。（2）作用：生长外延层，淀积隔离膜，导电线等。）作用：生长外延层，淀积隔离膜，导电线等。2、化学汽相淀积（、化学汽相淀积（VCD）3、物理汽相淀积、物理汽相淀积 （1）概念：用物理的方法，如蒸发、溅射等）概念：用物理的方法，如蒸发、溅射等技术，在半导体表面淀积薄膜的技术，技术，在半导体表面淀积薄膜的技术，(2)作用作用:主要用于实际集成电路互联的金属主要用于实际集成电路互联的金属薄膜。薄膜。三、掺杂技术三、掺杂技术 概念概念:掺杂是指将需要的杂质掺入特定的半掺杂是指将需要的杂质掺入特定的半导体区域中以达到改变半导体电学性质，形成导体区域中以达到改变半导体电学性质，形成PN结、电阻、欧姆接触等各种结构的目的。结、电阻、欧姆接触等各种结构的目的。分类分类主要有：主要有：扩散、离子注入扩散、离子注入两种两种1、扩散、扩散 概念：扩散是微观粒子热运动的统计结果，概念：扩散是微观粒子热运动的统计结果，是指杂质从浓度高的地方向浓度低的地方运是指杂质从浓度高的地方向浓度低的地方运动的过程。动的过程。2、离子注入、离子注入 概念：离子注入是将具有很高能量的带电概念：离子注入是将具有很高能量的带电杂质离子射入半导体衬底中的掺杂技术。杂质离子射入半导体衬底中的掺杂技术。第四节第四节 CMOS工艺流程与直流模型工艺流程与直流模型一、一、P 阱阱 CMOS工艺主要流程工艺主要流程1、P 阱阱 CMOS晶体管的截面图：晶体管的截面图：NMOS栅极栅极PMOS栅极栅极2、P 阱阱 CMOS晶体管的工艺流程晶体管的工艺流程 （1）定义）定义P 阱阱（图（图2.7(a)）1#掩膜版掩膜版（2）确定有源区）确定有源区2#掩膜版掩膜版（3）确定多晶硅栅）确定多晶硅栅 3#掩膜版掩膜版（4）PMOS管源漏区形成管源漏区形成4#掩膜版掩膜版（5）NMOS管源漏区形成管源漏区形成 5#掩膜版掩膜版（6）引线孔）引线孔6#掩膜版掩膜版（7）铝引线形成）铝引线形成7#掩膜版掩膜版二、二、MOS晶体管的直流模型晶体管的直流模型 1、MOS场效应晶体管场效应晶体管Shichman-Hodges模模型型（1）模型要求）模型要求 直流模型，要表示器件在直流及低频下工作时，直流模型，要表示器件在直流及低频下工作时，端电压和电流之间的数学函数关系。端电压和电流之间的数学函数关系。以设计参数和工艺参数为参量，并在很宽的几以设计参数和工艺参数为参量，并在很宽的几何尺寸、工艺参数以及工作条件范围内，精确地何尺寸、工艺参数以及工作条件范围内，精确地预示实验特性。预示实验特性。（2）低）低频频MOS场效应晶场效应晶体管模型体管模型低频低频MOS场效应场效应晶体管晶体管模型模型(续续)3m,CMOS典型工典型工艺参数参数2、模型的意义、模型的意义 建立了工艺参数，电学参数，几何设计参数建立了工艺参数，电学参数，几何设计参数三者之间的关系，是版图设计的基础。三者之间的关系，是版图设计的基础。即，对于给定的工艺（工艺参数已知），根即，对于给定的工艺（工艺参数已知），根据晶体管在电路电所起的作用（电学参数的要据晶体管在电路电所起的作用（电学参数的要求），可以求出掩膜板的几何参数（即设计参求），可以求出掩膜板的几何参数（即设计参数）。数）。第五节第五节 集成电路的设计规划集成电路的设计规划 1、概念、概念：集成电路设计规划通常指的是版图设：集成电路设计规划通常指的是版图设计规划，即几何设计规划，它是集成电路设计和工计规划，即几何设计规划，它是集成电路设计和工艺制备之间的接口，是电路设计人员必须遵从的设艺制备之间的接口，是电路设计人员必须遵从的设计约束条件。计约束条件。2、制定设计规划的目的（意义）：使芯片尺寸、制定设计规划的目的（意义）：使芯片尺寸在尽可能小的前提下在尽可能小的前提下，避免线条宽度偏差和不同层，避免线条宽度偏差和不同层掩膜版套准偏差可能带来的问题，尽可能掩膜版套准偏差可能带来的问题，尽可能提高电路提高电路成品率。成品率。3、内容：在考虑器件正常工作的条件下，根、内容：在考虑器件正常工作的条件下，根据实际工艺水平（包括光刻水平、刻蚀能力、对准据实际工艺水平（包括光刻水平、刻蚀能力、对准容差等）和成品率的要求，给出一组同一工艺层及容差等）和成品率的要求，给出一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。些不良物理效应的出现。4、设计规则表示方法、设计规则表示方法 （1）以）以为单位的设计规则。为单位的设计规则。（2）以微米为单位的设计规则。）以微米为单位的设计规则。