数字电路和集成逻辑门电路习题解答.pdf

精选试题数字电路和集成逻辑门电路习题解答编 制：_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _审 核：_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _出 版：思考题与习题1-1填空题1）三极管截止的条件是 UB E WOV。三极管饱和导通的条件是 1盒IB S_ _ _ _ _ _。三极管饱和导通的早,是 IB S（VC CUC E S）/B RC。2）门电路输出为高 电平时的负载为拉电流负载,输出为 彳 氐 电平时的负载为灌电流负载。3）晶体三极管作为电子开关时，其工作状态必须为 饱和 状 态 或 截止状态。4）74LSTTL电路的电源电压值和输出电压的高、低 电 平 值 依 次 约 为 5V、。74TTL电路的电源电压值和输出电压的高、低电平值依次约为5V、。5）0C门 称 为 集 电 极 开 路 门 门,多个0C门输出端并联到一起可实现金员功能。6）C M O S 门电路的输入电流始终为零。7）CMOS门电路的闲置输入端不能悬 空，对 于 与 门 应 当 接 到 高电平,对于或 门 应 当 接 到 低 电平。1-2 选择题1）以下电路中常用于总线应用的有abc。门 门 C.漏极开路门 与非门2）TTL与非门带同类门的个数为N,其低电平输入电流为，高电平输入电流为10uA,最大灌电流为15m A,最大拉电流为400uA,选择正确答案N 最大为=5=10 C.N=20=403）CMOS数字集成电路与TTL数字集成电路相比突出的优点是ACD。A.微功耗 B.高速度 C.高 抗 干 扰 能 力 D.电源范围宽4）三极管作为开关使用时，要提高开关速度，可 D。A.降低饱和深度 B.增加饱和深度C.采用有源泄放回路 D.采用抗饱和三极管5）对于1TL与非门闲置输入端的处理，可以 ABD-A.接电源C.接地B.通过电阻3kQ接电源D.与有用输入端并联6）以下电路中可以实现“线与”功能的有_CD_。A.与非门 B.三态输出门C.集电极开路门 D.漏极开路门7）三态门输出高阻状态时，A B D 是正确的说法。A.用电压表测量指针不动 B.相当于悬空C.电压不高不低 D.测量电阻指针不动8）已知发光二极管的正向压降UD=，参考工作电流ID=10 m A,某 TTL门输出的高低电平分别为U 0 H=，UOL=，允许的灌电流和拉电流分别为IO L=1 5 m A,I H =4 m A。则电阻R应 选 择 D 。Q B.5 1 0 Q k Q Q图 1-60题图9）74H C X X X系列集成电路与T T L 74系列相兼容是因为 C 。A.引脚兼容 B.逻 辑 功 能 相 同 C.以上两种因素共同存在1 0）7 4 H C 电路的最高电源电压值和这时它的输出电压的高、低电平值依次为 C 。1-3判断题1）普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（J ）2）集成与非门的扇出系数反映了该与非门带同类负载的能力。（V ）3）将二个或二个以上的普通TTL与非门的输出端直接相连，可实现线与。（X ）4）三态门的三种状态分别为：高电平、低电平、不高不低的电压。（X ）5）T T L O C H （集电极开路门）的输出端可以直接相连，实现线与。7 ）6）当T T L 与非门的输入端悬空时相当于输入为逻辑1。（V ）7）T T L 集电极开路门输出为1 时由外接电源和电阻提供输出电流。）8）C M O S OD ll（漏极开路门）的输出端可以直接相连，实现线与。（V ）9）C M O S 或非门与T T L 或非门的逻辑功能完全相同。（V ）1-4 试判断图1-5 0所示各电路中三极管工作处在什么状态，分别求出它们的基极电流0、集电极电流儿:，并求出匕。15V5V图1-5 0题1-4图解：假设三极管集电极发射极饱和压降匕=0.3 V(a)s=6-8 7 0 10 4m A,饱 和 电 流=I2。-o.2 3 4 mA /B 5 1 B S x l 5 0所以三极管处于放大状态，则/c=B=5 0 x 0.104=5.2 mA，匕=12 lx 5.2 =6.8 V(b)=5-07-0.14 3 mA,饱和电流/内=5-03 =47a 0.0 7&n A /8 RB 尸X2 60所以三极管处于放大状态，则 =QB=3 0 x 0.2 14=6.4 2 mA，匕=15 -2 x 6.4 2=2.16V(d)ZB=0，=0，L =15V(e)假设三极管处于放大状态=5 +1 0-0 7 0.275 mA，饱和电流 I s =5-8 3 +10=H Z 工 0.294mA /BBS x l 50 B所以三极管处于放大状态，则/E=B=13.75mA，%=5-2Za-0.7=3.75V1-5 为什么TTL与非门电路的输入端悬空时，可视为输入高电平对与非门和或非门而言，不用的输入端有几种处理方法答：从TTL与非门的输入端负载特性可知，当其输入端所接电阻大于其开门电阻时，相当于输入端为高电平，输入端悬空时，其输入端所接电阻相当于无穷大，大于其开门电阻，所以可视为输入高电平。对与非门而言，不用的输入端有三种处理方法：悬空、接高电平或和其它输入端并联使用；对或非门而言，不用的输入端有两种处理方法：接低电平或和其它输入端并联使用。1-6电路如图1-51所示，其中与非门、或非门为CMOS门电路。试分别写出图中匕、打、检、匕的逻辑表达式，并判断如图所示的连接方式能否用于TTL电路。图1-51题1-6图解：匕=A B C D E,Y2=A +B+C+D+E。Y3=A B C E-D E F,Y2=A+B +C-D+E +F1-7 图1-52所示的TTL门电路中，输入端1、2、3为多余输入端，试问哪些接法是正确的广5 V j+5 V _ I+5VA S.&u K&t 氏&/A-A-A-1 T Fa)b)c)j+5V|+5V|+5VAR h g R 汉q a a_ A-L _L je)fg)IS 1-52题图答：图a、b、d、e、g是正确的。1-8 电路如图1-53所示，试写出各电路的逻辑表达式。a)b)C)图1-53题图答：V =A y =A，y =0,Y=A1-9 图1-54所示电路是用TTL反相器74LS04来驱动发光二极管白哪几个电路图的接法是正确的，为什么设LED的正向压降为V,试求正确接法电路中流过LED的电流。l+5 VL.品 fk nIkma)b)c)dI+5V3&ud)I+5V1h)d)J电路，试分析电流大于1mA时发光,I+5Vr图1-5 4题图解：b图和d图的接法是正确的，因为其它两种接法的工作电流不满足要求。2 7-1 7b图，当输出为高电平时，流过L E D的电流大于幺=1优4；15-1 7-0 5d图，当输出为低电平时，流过L E D的电流大于。U Q12.SmA。1-1 0电路如图1-5 5所示，测得各引脚的逻辑电平如表1-15所示，试分析该电路是否有问题如果有问题，则分析哪一个门电路发生了故障I-5V|聿直斌电源H H H图1-5 5题图表1-15各引1即的逻辑电平引脚逻辑电平1高2低3低4低5低6高7低8高9低10低11低12低13高14高答：第2、5个非门发生故障。1-1 1图1-5 6所示，在测试T T L与 非 门 的 输 出 低 电 平 时，如果输出端不是接相当于8个 与 非 门 的 负 载 电 阻 而 是 接 会 出 现 什 么 情 况，为什么图1-5 6题1-11图答：此时，输出低电平会超过允许值，因为，当负教电流太大时，与非门输出级的驱动管(发射极接地的三极管)的饱和条件将不再满足，管子会处于放大状态，集电极电位会上升，即输出电平上升。1-1 2具有推拉输出级的T T L与非门输出端是否可以直接连接在一起为什么答：不可以直接连接在一起。如果一个门导通，另一个门截止，其输出级工作电流很大，可能会损坏器件。1-1 3如图1-5 7图所示为T T L与非门组成的电路，试计算门G|能驱动多少同样的与非门电路。要求G 1输出高、低电平满足%H，%LW。与非门的输入电流为/1LW/HW40UA。VOLW时输出电流最大值为，OL(m a x)=1 6 m A,%H2时输出电流最大值为，OH(m a x)=一。G 1的输出电阻忽略不计。&图1-5 7题1-13图解：当一个T T L与非门的所有输入端并联起来时，总的高电平输入电流为 AH，而低电平电流则为人。当输出低电平时，N个负载门灌入的电流不得超过/o L(m a x)，即川/儿|OL(m a x)也就是说N 4史 =1 01.6当输出高电平时，N个负载门拉出的电流不得超过卜OH 即2 V(2/1 L)/OH(ma x)也就是说N W S =5，故门G i能驱动5 个同样的与非门电路2 x 4 0/A1-1 4 电路如图l-5 8 a、b、c所示，已知/、3 波形如图1-5 8 d）所示，试画出相应的/输出波形。d）图1-5 8 题1-1 4 图答：a）与非门的功能b）输出始终为高阻c）输出为高阻1-1 5 如图l-5 9 a）所示电路，是用0C 门驱动发光二极管的典型接法。设该发光二极管的正向压降为V,发光时的工作电流为1 0 m A,0 C 非门7 4 0 5 和7 4 LS 0 5 的输出低电平电流/返m a x 分别为1 6 m A 和8mA。试问：1）应选用哪一型号的O C 门2）求出限流电阻H的数值。3）图1-5 9 b）错在哪里为什么图1-5 9 题1-1 5 图解：1）应选用7 4 0 5 CA-OL+%.MEL M+R2+R312-0.1Ol 01(0.8)3.2+18“14k。时，oc门输出高电平%H，使三极管T饱和导通，设其饱和压降VCES=0.3V，三极管的集电极电流k.%=12 二。.3 5m AR 240 x103其基极电流应满足,Ics 48.75 八 c ABB =/BBSS=-=0.975nAp 50设/O H的方向从右到左，/R 3的方向自上而下，则心=0 +/R3=/B+V 0.975+87-(一*B 1458/nA8由 =&/R2+BE=Kr 一 RJRI=Kr -R R2+，OH)得4vcc-VE E -R 2 12-0.7-3.2x1,4581.458+100 x1 O-34.258fcQ1R2+I O H综上所述（4）卡诺图如图（d）所示。函数的最小项之和形式：y(A B,C,D)=X 相(2,9,1 Q I 2,1 3)+d(l,4,l 4,1 5)2-13用公式化简法化简以下逻辑函数(1)Y=ABC+ABC+BC+BC+A(2)Y=MNP+M+N+P(3)Y=(A+B+O(A+B+C)(4)Y=AB+BC+BC+AB解：(1)Y=BC+BC+A（含项多余）=C+A(2)Y M +M+N+P(据 A8+AB=A)(非因子余)(据 A+A=1)(3)Y=(A+8+C)(A+8+C)=ABC+ABC=AB=A+3(4)y=AB(C+Q +(A+A)BC+BC+BABC+ABC+ABC+ABC+BC+AB=ABCABC+BC+AB（2次求反）（狄摩根定律）（据 AB+AB=A）（狄摩根定律）（配项）（展开）（含项多余）=AC+BC+AB(据 A 8 +A 8 =A)2-1 4用卡诺图化简法化简以下逻辑函数 Y(A 8,C)=(1，5,6,7)(2)Y2(A B,C,D)=Z z(l，3,4,5,6,7,9,l L I 2,1 3 1 4,1 5)(3)Y3(A,B,C,D)=A B+A B+C D+C D(4)Y4(A,B,C,D)=A B D+A B C +A B C +A C D(5)Y3(A,B,C,D)=ZM1，6,7,9,1 2)+(8,1 1,1 5)(6)为(A B,C,Q)=2 K L 3,6,7)+2 (4,9,1 1)(7)Y1(A,B,C,D)=A B D+A C D+A B C D约束条件 A B D +A B C D=0(8)%(A B,C,D)=ABCD+A B C D+A B C D+A B C D约束条件 A B C D +A B C=0解：、(2)(3)、(4)Y3=BDY4=ABD+ABC+ABCYtl=BCD+ABC+ACDYi2=BD+ABCY1 ACD+BD匕=BD+ABC+ACD+ACD2-1 5试用二进制补码运算方法计算下列各式(1)5+7(2)14-9(3)-14+9(4)-14-9解：+5+70 001010 00111+120 01100(2)+14-90 011101 10111+50 00101(3)-14+9-51 100100 01001I 11011(4)-14-91 100101 10111-231 01001思考题与习题与题解3-1 填空题1 .若要实现逻辑函数F =M +8 C,可以用一个1 与 或 门:或者用 三 个与非门:或 者 用 四个或非门。2.半加器有2个输入端，2个输出端;全加器有二个输入端，2个输出端。3.半导体数码显示器的内部接法有两种形式：共阴 极 接 法 和 共 阳 极 接法。4.对于共阳接法的发光二极管数码显示器，应 采 用 低电平驱动的七段显示译码器。3-2 单项选择题1.组合逻辑电路的输出取决于（A）。A.输入信号的现态 B.输出信号的现态 C.输入信号的现态和输出信号变化前的状态2.编码器译码器电路中，（A）电路的输出是二进制代码。A.编码 B.译码 C.编码和译码3.全加器是指（C）。A.两个同位的二进制数相加 B.不带进位的两个同位的二进制数相加 C.两个不同位的二进制数及来自低位的进位三者相加4.二-十进制的编码器是指（B）。A.将二进制代码转换成09十个数字 B.将09十个数字转换成二进制代码电路C.二进制和十进制电路5.二进制译码器指（A）.A.将二进制代码转换成某个特定的控制信息 B.将某个特定的控制信息转换成二进制数 C.具有以上两种功能6.组合电路的竞争冒险是指（B）。A.输入信号有干扰时，在输出端产生了干扰脉冲 B.输入信号改变状态时，输出端可能出现的虚假信号 C.输入信号不变时，输出端可能出现的虚假信号3-3 组合电路如图图所示，分析该电路的逻辑功能。(a)(b)图 题3-3图解：（1）由逻辑图写出逻辑表达式:图(a)L=A A B C+B A B C+C l B C X B C(A+B +C)=A B C+A B C图(b)y =(A B)(C )=(A B +初)(C D +C )=(A B +A B)(C +C D)+(A 8 +A B)(C D+C D)（2）由表达式列出真值表，见表3-1 （a）、（b）。表 31(a)ABCL00000011010101111001101111011110表 31(b)ABcDY000000001100101001100100101010011000111110001100101010010111110001101111101I1110（3）分析逻辑功能：由真值表（a）可知，当A、B、C三个变量不一致时，电路输出为“1”，所以该电路称 为“不一致电路”。由真值表（b）可知，在输入A、B、C、。四个变量中，有奇数个1 时，输出丫为“1 ”，否则丫为“0 ”。因此该电路为四位判奇电路，又称为奇校验器。3-4 组合电路如图图所示，分析该电路的逻辑功能。(a)(b)图 题34图解：(1)由逻辑图写出逻辑表达式:图(a)S =A 8 C C=(A B)CAB=(A B)C +A B图(b)Y=A 8C Y2=(A B)C+AB=(A 8)C +48(2)虽然，这两个电路的逻辑图是有区别的，但由表达式可知，其实这两个电路的逻辑功能是相同的，列真值表如下，见表3-2。表3-24BCSC0000000110010100110110010101011100111111(3)分析逻辑功能：由真值表可知，该电路为全加器，S为全加器的和，而 C是进位信号。3-5 已知输入信号、b、c、d的波形如图所示，选择集成逻辑门设计实现产生输出R波形的组合电路。解：根据波形图，列出真值表如表3-3 所示。表3-3a b c d Fa h c d F000 0 0081 0 0 01100 0 1091 0 0 11200 1 011 01 0 1 01300 1 111 11 0 1 11401 000121 1 001501 010131 1 0116011 01141 1 1 01701110151 1 110将逻辑函数填入卡若图，如图3-5(a)所示，经简化可得尸，画出电路图如图3-5(b)所示。F=ah+cd+ac+hc=abc-cbd图 3-5(a)图 3-5(b)3-6 是设计一个4 输入、4 输出逻辑电路。当控制信号C=0 时，输出状态与输入状态相反;C=1时，输出状态与输入状态相同。解：设 为、4、A2、A?为输入变量，4、4、&、A 为对应的输出变量，c 为控制信号。根据已知条件：c =o 时，C=1 时,L-=A,Ci-0,123)于是，可得：(4 c=oi=0,1,2,3(A c=i既有 4 =A C+A C=A&C(i=0,1,2,3)由于一般多用异或门，所以改写上式4 =4e(i=0,l,2,3)于是可以得到逻辑电路图如图3-6所示。图3-63-7 利用两片8 线-3 线优先编码器7 4 H C 1 4 8 集成电路构成的逻辑图如图所示。1I。1213%【51617，8，9 3 14 As图 题3-7图(1)试分析电路所实现的逻辑功能。(2)指出当输入端处于下述几种情况时，电路的输出代码。0、D：。2、。3。(a)当输入端1为 0,其余各端均为1时；(b)当输入端兀为0,其余各端均为1时；(c)当输入端元和1 为 0,其余各端均为I时。(3)试说明当输入端1兀 全 为 高 电 平 1时和当以=0而其余各端为高电平1时，电路输出状态的区别。解：(1)由图分析，电路构成16线-4线优先编码器，输出端9 E X为优先编码标志，当歹E X =0时表明输出代码为优先编码输出。(2)不同输入时，电路输出状态分析：(a)%=0,低位片工作，该片石匕=0 11,总编码输出瓦瓦 万 瓦=10 11,即 3。2 4 0 0 =10。(b)兀=0,高位片工作，该片匕匕=l o i,总编码输出瓦a万 五=0 1 o i,即 3。2口0 0 =10 1。(C)1=1=0,则 优先编码，高位片工作，该片石匕=111,总编码输出瓦 瓦 瓦 瓦=0 111,即 DQ Q Do=10 0 0 o(3)输 入 端 兀 全 为 高 电 平1时和仅刀=0,电路输出状态分析如下：在这两种输入条件下，高位片与低位片输出工匕工=111,不同的是：当输入端兀 全 为 高 电 平1时，两片歹E X均 为1,总 编 码 输 出 瓦 瓦 万 瓦=11 11,即D3P2D,DO=0 0 0(,且歹EX=1,表明两片均无键操作，输出代码无效：当仅工=0,低位片工作，该片7 E X =0,总编码输出瓦瓦 万 石=11 11,即。3234=0 0。，但歹E X=0,表明有键操作，输出代码有效。3-8试写出图电路所示输出外、耳、入的逻辑函数式。图 题 3-8图解：由图直接可以写出表达式如下：耳=X X 匕=匕+打+匕=PQR+PQR+PQRF2=Y Y =Yi+Y5+Y6=PQR+PQR+PQR3-9电路如图所示，问图中哪个发光二极管发光。图 题 3-9图解：由图可知，74HC283为加法器，运算结果为1001,74HC85为4位数据比较器，比较结果A TA 2 I24图 3-113-1 2 设计一个如图所示五段L E D 数码管显示电路。输入为A、B,要求能显示英文E r r o r中的三个字母E、r、o （并要求A B=1 时全暗），列出真值表，用与非门画出逻辑图。图 题3-12图解：设A、B为输入变量，根据题意，列出真值表如表3-12所示。字母 输入形状 A B表312输出abed eE 0 010 111r 0 11 0 0 1 0o 1 011110暗 1 10 0 0 0 0由真值表写出各输出端的逻辑表达式如下:a=d=AB,b=AB,c=B,e=AB=A+B 电路图如图3-12所示。AB图 3-123-13 4位数值比较器74HC85集成电路应用。(1)试用一片74HC85器件和必要的门电路实现2个5位二进制数的并行比较电路。(2)试用两片74HC85器件和必要的门电路实现3个4位二进制数A、B、C的比较电路,并能判别：A、B、C 3个数是否相等；若不等，A数是否最大或最小。解：(1)根据题意，将2个5位二进制数中的高四位，即A 4 4 A2a和 鸟鸟当片分别接入比较器的两参比数据输入端，而将4和 稣 分别与4 9 8的结果相或非后接至比较器级联输入端和A C,则A为最大，匕=1；若A8且A1DaDx D2D3 A A R图 3-143-1 5 试用3 线-8 线译码器7 4 H C 1 3 8 和与非门分别实现下列逻辑函数。(1)ZA B C+A(B +C)(2)Z=A B +B C解：(1)Z =A B C+A(B+C)=A B C+A B C+A B C +A B C =2 m(l,2,3,7)(2)Z =A B+B C=A B C+A B C +A B C =m(3,6,7)电路如图3-1 5(a)(b)所示。ZAULK K X K X K K74HC1384丁c4厂8KK 乂 乂 乂 乂 乂 匕74HC138MAi Ai Ao S Si S31Ic-D力3-1 6 试用八选一数据选择器7 4 H C 1 5 1 分别实现下列逻辑函数:1)Z =F(A,B,Q =ym(0,l,5,6)2)A B C+A(B +C)解：(1)Z=E(A,B,C)=Z M O，1，5,6)电路如图3 16(a)(b)所示。3-1 7 试用3线 8线译码器74HC138和与非门实现如下多输出逻辑函数:4 =AB+CZ1 AB+AC+ABCZ,=ABC+ABC+A B C +ABC+Mc=工机(1,3,4,5,7)Z2=ABC+ABC+ABC+ABC=m(0,l,3,6)电路如图3-17所示。图 3-173-1 8 试设计一个能实现两个1 位二进制全加运算和全减运算的组合逻辑电路。要求用以下器件分别构成电路。(1)用适当的门电路；(2)用 3 线一8 线译码器7 4 H C 1 3 8 及必要的门电路；(3)用双4 选 1 数据选择器7 4 H C 1 5 3 及必要的门电路。解：根据题意可列出1 位全加器和全减器的真值表如表3-1 8 所示。全加和全减两种运算必须设置1 控制信号，记为M,并设M=0作全加运算，M=1作全减运算。表3-18 全加/全减器真值表MABClcosMABClco s000000100000000101100111001001101011001110101110010001110001010110110100011010111000011111111111将加/减控制信号用作为一个输入变量，可得出一位全加、全减器的输出函数如下：S=汇利(1,2,4,7,9,1 Q12,15),CO=m(3,5,6,7,9,l QI 1,15)(1)利用门电路设计，将给定的输出函数S,C。利用卡诺图等方式化简，并进行逻辑变换，得到：S=+=A 8B QCO=BCI+MACI+MAB+MACI+MAB=BC1+(CI+B)+(M&A)利用异或门及与或门构成的1 位全加、全减运算电路，如图3-1 8(a)所示。图 3-18(a)(2)用3线一8线译码器74HC138及必要的门电路设计;S=Y-Y2.Y4.Y1.Y9.Yi0.Yl2.Yl5,CO=Y3-Y5 Y6 Y7 Y9 Yw Yn-Y15电路如图3-18(b)所示。CO图题解3-18(b)(3)用双4选1数据选择器74HC153及必要的门电路设计：S=2 m(1，2,4,7,9,1(),1215)=M(ABCI+ABCI+ABCI+ABCI)+M(ABCI+ABCI+ABCI+ABCI)CO=m(3,5,6,7,9,1(),11,15)=M(ABCI+ABCI+ABCI+ABCI)+M(ABCI+ABCI+ABCI+ABCI)电路如图3-18(c)所示。SCO图 3-18(c)3-1 9 判断图所示电路是否存在险象。如果存在险象，如何克服A f-B-解：对电路图（a）,其逻辑表达式为：Y j =A B +A C,当3 =1,C =0 ,=A +A,所以存在静态1 险象。在函数中增加冗余项项使函数变为丫尸4 8 +入心+3e即可，如图3-1 9所示。A-T-T&B L 图 3-19对电路图（b）,逻辑表达式为：Y2=（A +B）（B+C）=A B +A C+B C+B B,电路有险象。可以采用封锁脉冲消除。r思考题与习题题解4-1 判断题1 .由两个T T L 或非门构成的基本R S 触发器，当 R=S=O 时，触发器的状态为不定。（X ）2 .R S 触发器的约束条件R S=O 表示不允许出现R=S=1 的输入。（V ）3.对边沿J K 触发器，在 C P 为高电平期间，当 J=K=1 时，状态会翻转一次。（X）4.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（V ）5 .D 触发器的特性方程为Q +i=D,与 Q 无 关，所 以 它 没 有 记 忆 功 能。（X）4-2 多项选择题1.欲使JK 触发器按Q向=Q 工作，可使JK触发器的输入端（ACD）。=1,K=Q=Q,K=O=,K=Q=O,K=12.对于T 触发器，若原态Q =l,欲使次态。用=1,应使输入丁=（AD）0.1 C D.Q3.欲 使 JK触发器按。向=0 工作，可使JK 触发器的输入端（BCD）。=K=1=Q,K=Q=Q,K=1=O,K=14.欲使JK 触发器按Qn+l=Qn工作，可使JK触发器的输入端（ABD）=K=0=Q,K=Q=Q,K=Q=Q,K=O5.对于T 触发器，若原态Q =0,欲使次态。e=1,应使输入丁=（BD）。.1 C D.Q6.欲 使 JK触发器按。向=1工作，可使JK 触发器的输入端（B C D）。=K=1=1,K=O C.J=K=Q=Q,K=04-3 单项选择题1.为实现将JK 触发器转换为D 触发器，应 使（A）。=D,K=D,J=5=K=D=K=52.对于JK触发器，若 上 匕 则 可 完 成（C）触发器的逻辑功能。3.欲使D 触发器按Q I=Q 工作，应使输入口=（D）。.1 C D.Qew+l=Q ,应使输入D=（C）。.1 C D.04-4 画出图4-15所示由与非门组成的基本RS触发器输出端、0的电压波形，输入端于、区的电压波形如图中所示。SD-图4-1 5题4-4图解：见图题解4-4!L _ TLI_r图题解4-44-5 画出图4-16由或非门组成的基本R-S触发器输出端。、。的电压波形，输出入端S。，火。的电压波形如图中所示。图4-1 6 题 4-5图解：见图题解4-5SD-LTLTRDrti_rtLQ-U J-U rQ n n图题解4-54-6 图 4-17所示为一个防抖动输出的开关电路。当拨动开关S 时，由于开关触点接触瞬间发生振颤，亍。和 心 的电压波形如图中所示，试画出Q、0 端对应的电压波形。解:见图题解4-60图题解4-64-7 由TTL与非门构成的同步RS触发器，已知输入R、S 波形如图4-18所示，画出输出Q端的波形。图题解4-74-8 由两个边沿JK触发器组成如图所示的电路，若CP、A 的波形如图(b)所示，试画出。卜的波形。设触发器的初始状态均为零。c/._n_n_rLn_图题解4-84-9 图4-20电路是由D触发器和与门组成的移相电路，在时钟脉冲作用下，其输出端4、8 输出2个频率相同，相位差为90的脉冲信号。试画出Q、A、B 端的时序图。图4-20题4-9图解：见图题解4-9Q J LJ IQH IL JA n nB n n图题解4-94-1 0某同学用图所给器件构成电路，并在示波器上观察到图所示波形。试问电路是如何连 接 的（只需画出逻辑电路图）CPJ_ I _ II_II_I_ I _图4-21题4-10图解：见图题解4-10图题解4-104-1 1电路如图4-22所示，设触发器初始状态均为零，试画出在C P作用下Q和。2的波形。CPc p _ r L T L r L r L n _ r L图4 2 2题4-11图解：见图题解4-11Qz图题解4-114-12已知CMOS边沿触发结构JK 触发器各输入端的电压波形如图4-23所示，试画出Q、。端对应的电压波形。CPoj nj mmr nu-i-i-i-i-i i i L !；i-i-1-i-i-nL l r d J L 2 r t L入 I I I I I II I I I 1图4-2 3题4-12图解:见图题解4-12CP|oLwvm 一RD!_ t0-!，；J L.K i ：；:；：；t0，1Q I：f图题解4-124-13所示各触发器的C P 波形如图4-24所示，试画出各触发器输出端。波形。设各触发器的初态为0。图4-2 4题4-13图解:见图题解4-13Q2,Q4 r0 3.Q s BQ6L图题解4-134-14图4-25所示是用CMOS边沿触发器和或非门组成的脉冲分频电路。试画出在一系列 CP脉冲作用下，2、。2和 Z端对应的输出电压波形。设触发器的初始状态皆为Q=0。Q1DC11DelRQ?呼ZCP图4-2 5题4一14图解：见图题解4-14Q?c ptrmrmruiruQi_图题解4-144-15图 4-26所示是用维持阻塞结构D 触发器组成的脉冲分频电路。试画出在一系列CP脉冲作用下输出端丫 对应的电压波形。设触发器的初始状态均为。=0。解：见图题解4-1 5C1IDDc1图题解4-1 54-16试画出图4-2 7电路输出K Z的电压波形，输入信号A和时钟CP的电压波形如图中所示，设触发器的初始状态均为。=0。Dc1CP见皿皿皿帆叩皿A1|LJ-L图4-2 7题4-1 6图Z =M=4波形见图题解4-1 62_仃Q-+1I2-eQ解：y =Q i。？=。1+2图题解4-1 64-17试画出图4-2 8电路在一系列C P 信号作用下。卜。2、。3端输出电压的波形，触发器为边沿触发结构，初始状态为Q =0。图4-2 8 题4-17图解：Q7=2（CP|=CQQ K=Q（R=N）2向=C 2（鹏=QJ波形见图题解4-1 7cpjijyuTrTn_rLrLQ 1_H_ _i_i_i_i_LQ 2 _ J i I I _j II IQ3|I图题解4-174-18试画出图4-2 9 电路在图中所示C P、信号作用下。卜。2、R 的输出电压波形，并说明。|、。2、。3输出信号的频率与C P 信号频率之间的关系。RDQ2Q 3CPQi1DCR1RD J图4-2 9 题 4-18图解：QT g=c p）Q.=g（CR=。;用=2 （c 鸟=2）波形见图题解4-1 8cpjuuuifuifuum m uuum n.,1 1 I I I I I I I I I I I IIIz r Hi i t i i i i i i iiiKD.-11111111111111111Qi _n_TLn_n_rLTLrLn_Q2 _r n_r_L J_L _ r_L 010 f 011-100-101-110(4)偏离状态的自启动检查。该无效状态是(1 1 1),将其代入状态转移方程可计算得：产 用=0 0 0。此电路有自启动特性。(5)该电路为同步七进制递增计数器。5-8 试分析图5-6 6 所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。FR FF FFs图 5-66 题 5-8解：（1）驱动方程：，0 =K o =1 ；J l =K =念。2 ；）2 =QlQo，K?=（2）状态转移方程：Q 二W ；er1=。位 透+4 速 a ；Q”&回透+正&。（3）状态转移图：000 001-010 f 011-100-*101111-110（4）偏离状态的自启动检查。该无效状态是（1 1 0,i l l）,将其代入状态转移方程可得，此电路有自启动特性。（5）该电路为同步六进制递增计数器。5-9 试分析图5-6 7 所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。FFo FFi图 5-67 题 5-9解：（1）驱动方程：D 0 =A Q；D,=A Qt.Qo。状态转移方程：=A迹；Q/=Ag 瓦。（3）输出方程：F=A Q(5)由状态图可知，该电路受A控制，当A =1时电路不能自启动，只 有 出 现=1 0时，将 了 送 回 到 端，电路才可自启动(需要增加一个非门)。(6)该电路为同步三进制计数器。5-1 0试分析图5-6 8所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图，说明电路逻辑功能。设各触发器的初始状态均为0。图 5-68 题 5-10解：(1)驱动方程：人=K =1；4=&=A(2)状态转移方程：=谈；Q；i=A 齿(3)输出方程：F =A Q：+入网安(4)画出状态转移图：(5)由状态图可知，该电路是可逆计数器，当A =()时，作递增计数器，当A =1时,作递减计数器。5-1 1试分析图5-6 9所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图。设各触发器的初始状态均为0。解：驱动方程：D。状态转移方程：雷=X ；。用=0(3)输出方程：Z =X Q；Qo(4)画出状态转移图。X/Z5-1 2试用负边沿JK触发器和最少的门电路，实现图图5-70所示的Z1和Z2输出波形。404/Z2Z1I In/00I /O107/oil0图5-7 0题5-12 图题解5-12(a)解：由 图 可 知Z2均 以4个 为周期，因此所设计电路必须是周期性循环输出的，且具有自启动能力。其状态转换图如图题解5-12(a),状态真值表如表解所示。表解Q；Qo7 7乙2 乙1J.K。0 00 10 00 X1 X0 11 00 11 XX 11 01 11 1X 01 X1 10 00 1X 1X 1画卡诺图可解得:于是，根据驱动方程及输出方程可画出所设的电路逻辑图如图题解5-1 2 (b)解所示。图题解5-12(b)5-1 3已知电路如图5-7 1所示，设触发器初态为0,试画出各触发器输出端Qo、9和。2的波形。图 5-71 题 5-13解：该电路是异步时序电路，分析时应特别注意各触发器的时钟输入，且要考虑2作为F F 2的清零端信号。CP-TWWI J-G_|g.!:八 I _ _ _ _ _ I_-_rd_L_图题解5-135-1 4已知电路如图5-7 2所示，设触发器初态为0,试画出在连续7个时钟脉冲C P作用下输出端0)、Q i、2和Z的波形，分析输出Z与时钟脉冲CP的关系。图 5-7 2 题 5-1 4解：(1)列各触发器驱动方程：。0 =逑；。=2。(2)状态转移方程：Q =迹；Q+，=必。R=Q;,&变为。时，清零信号有效，。状态被清零。(3)输出方程：Z =C P +Q；(4)画输出波形。eJJ!LU I I图题解5-1 4结论：Z是CP的三分频信号，Z的正脉冲宽度与CP相同。5-15图5-7 3是由两个4位左移寄存器A、B、“与门”C和JK触 发 器 组 成，A寄存器的初始状态为。3。2a 2 =1 01，B寄存器的初始状态为。=1 01 1，FD的初态QD=0，试画出在CP作用下图中Q 3 A、Q.3 B、丫 口。口 的波形。图 5-7 3 题 5-1 5解：移位寄存器B的。3 B接。0 B，数码在CP作用下不断地循环，Q 3 B的状态依次为。移位寄存器A的输入状态DO A