第15章-触发器与时序逻辑电路-《电工电子技术》(电子)课件.ppt

第第15章章 触发器与时序逻辑电路触发器与时序逻辑电路 15.1 集成触发器集成触发器 15.2寄存器寄存器 15.3 15.4 555定时器定时器 本章小结本章小结 15.1 集成触发器集成触发器15.1.1 RS触发器1、基本RS触发器 图15-1基本RS触发器及逻辑符号基本RS触发器输出与输入之间的关系:2、同步RS触发器 在基本RS触发器的基础上增加两个控制门G3、G4和一个输入控制端CP（或用C表示），如图15-2（a）所示。图15-2 同步RS触发器及其逻辑符号CP=0时控制门G3、G4被封锁，基本RS触发器保持原来状态不变。只有当CP=1时，控制门被打开，电路才会接收输入信号，且当R=0、S=1时，触发器置1；当R=1、S=0时，触发器置0；当R=0、S=0时，触发器保持原来状态.15.1.2 JK触发器 图15-4主从JK触发器及其逻辑符号工作原理：（1）接收输入信号的过程。（2）输出信号的过程。主从JK触发器的逻辑功能：（1）J=0、K=0.（2）J=0、K=1.（3）J=1、K=0。（4）J=1、K=1。表15-3 主从JK触发器的功能表JK触发器的特怔方程:图15-5主从JK触发器波形图 15.1.3 D触发器和T触发器1.D触发器 图15-6 D触发器逻辑符号 T触发器的特怔方程:T触发器的特怔方程:15.1.4 触发器逻辑功能的转换1.将JK触发器转换为D触发器 图15-8 用JK触发器实现D触发器逻辑功能 2.将JK触发器转换为T触发器 图15-9 用JK触发器实现T触发器逻辑功能 3.将D触发器转换为T触发器 图15-10 用D触发器实现T触发器逻辑功能 表15-6 4位右移移位寄存器的状态表 图15-13 4位左移移位寄存器 图15-15 由74LS194构成的能自启动的4位环行计数器 15.3 计数器计数器15.3.1二进制计数器1、异步二进制计数器 图15-16所示为用3个下降沿触发的JK触发器构成的3位异步二进制加法计数器，计数器脉冲CP加至最低位触发器F0的时钟端，低位触发器的Q端依次接到相邻高位的时钟端.图15-16 3位异步二进制加法计数器 表15-8 3位二进制加法计数器的状态表 图15-19 上升沿触发的4位异步二进制加法计数器波形图图15-20 3位异步二进制减法计数器 图15-21 3位异步二进制减法计数器波形图 表15-9 3位二进制减法计数器的状态表2、同步二进制计数器 图15-22 3位同步二进制加法计数器15.3.2 十进制计数器1.同步十进制计数器 表15-10 十进制计数器编码表 图15-23同步十进制加法计数器图15-24十进制加法计数器波形图2.异步十进制计数器 图15-25 异步十进制加法计数器 15.4 555定时器15.4.1 555定时器的结构和功能内部含有一个基本RS触发器、两个电压比较器A1和A2、一个三极管T和一个由3个5K电阻组成的分压器。比较器A1的参考电压为2/3 UCC，加在同相输入端；A2的参考电压为1/3 UCC，加在反相输入端，两者均由分压器上取得8.4.2 用555定时器组成的多谐振荡器1.工作原理 图15-27 用555定时器构成的多谐振荡器及其波形图 2.脉冲宽度与振荡周期 第一个暂态的脉冲宽度第二个暂态的脉冲宽度 振荡周期占空比 15.4.3 用555定时器组成的单稳态触发器1.工作原理单稳态触发器特点：(1)电路有一个稳态和一个暂稳态。(2)在外来触发脉冲作用下,电路由稳态翻转到暂稳态。(3)暂稳态是一个不能长久保持的状态，经过一段时间后，电路会自动返回到稳态。2.脉冲宽度 忽略放电管T的饱和压降，uC从0充电上升到2/3 Ucc所需的时间 图15-28 用555定时器构成的单稳态触发器及工作波形 4.计数器是用来累计脉冲数目的逻辑部件。按照不同的方式，有多种类型的计数器。n个触发器可组成n位二进制计数器，可以计2（n）个脉冲。4个触发器可以组成1位十进制计数器，n位十进制计数器由4n个触发器组成。计数脉冲同时作用在所有触发器CP端的为同步计数器，否则为异步计数器。5.555定时器是将电压比较器、触发器、分压器等集成在一起的中规模集成电路，只要外接少量元件，就可以构成无稳态触发器、单稳态触发器等电路，应用十分广泛。