计算机组成原理_第四版课后习题答案2.pdf

第一章1 .比较数字计算机和模拟计算机的特点。解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的;数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区别见P 1表1.1。2 .数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。3.数字计算机有那些主要应用？（略）4.冯.诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯.诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。5 .什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位K B、M B、G B来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。数据字：若某计算机字是运算操作的对象即代表要处理的数据,则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。6.什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。7.指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。8.什么是内存？什么是外存？什么是CPU?什么是适配器？简述其功能。解：内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。C P U：包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。适配器：连接主机和外设的部件，起一个转换器的作用，以使主机和外设协调工作。9 .计算机的系统软件包括哪几类？说明它们的用途。解：系统软件包括：(1)服务程序：诊断、排错等(2)语言程序：汇编、编译、解释等(3)操作系统(4)数据库管理系统用途：用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能及用途。1 0 .说明软件发展的演变过程。(略)1 1 .现代计算机系统如何进行多级划分？这种分级观点对计算机设计会产生什么影响？解：多级划分图见P 1 6 图 1.6。可分为：微程序设计级、一般机器级、操作系统级、汇编语言级和高级语言级。用这种分级的观点来设计计算机,对保证产生一个良好的系统结构是有很大帮助的。1 2 .为什么软件能够转化为硬件？硬件能够转化为软件？实现这种转化的媒介是什么？（略）1 3 .计算机应用与应用计算机在概念上等价吗？用学科角度和计算机系统的层次结构来寿命你的观点。（略）第二章1.写出下列各数的原码、反码、补码、移码表示（用 8 位二进制数）。其中M S B 是最高位（又是符号位）L S B 是最低位。如果是小数，小数点在M S B 之后；如果是整数，小数点在L S B 之后。(1)-3 5/6 4 (2)2 3/1 2 8 (3)-1 2 7 (4)用小数表示-1 (5)用整数表示一 解：(1)先把十进制数-3 5/6 4 写成二进制小数：(-3 5/6 4)1 0=(-1 0 0 0 1 1/1 0 0 0 0 0 0)2=(-1 0 0 0 1 1 X2-1 1 0)2=(-0.1 0 0 0 1 1)2令 x=-0.1 0 0 0 H B x 原=1.1 0 0 0 1 1 0 (注意位数为8 位)x 反=1.0 1 1 1 0 0 1 x 补=1.0 1 1 1 0 1 0 x 移=0.0 1 1 1 0 1 0(2)先把十进制数2 3/1 2 8 写成二进制小数：(2 3/1 2 8)1 0-(1 0 1 1 1/1 0 0 0 0 0 0 0)2=(1 0 1 1 1 X 2-1 1 1)2=(0.0 0 0 1 0 1 1)2令 x=0.0 0 0 1 0 1 1 B:.x 原=0.0 0 0 1 0 1 1 x 反=0.0 0 0 1 0 1 1 x 补=0.0 0 0 1 0 1 1 x 移=1.0 0 0 1 0 1 1(3)先把十进制数-1 2 7 写成二进制小数：(-1 2 7)1 0=(-1 1 1 1 1 1 1)2令乂=-1 1 1 1 1 1 1 B x 原=1.in n ii x 反=1.0 0 0 0 0 0 0 x 补=1.0 0 0 0 0 0 1 x 移=1.0 0 0 0 0 0 1(4)令 x=-l.O O O O O O B原码、反码无法表示 x 补=1.0 0 0 0 0 0 0 x 移=0.0 0 0 0 0 0 0(5)令 Y=T=-0 0 0 0 0 0 1 B，Y 原=1 0 0 0 0 0 0 1 Y 反=1 1 1 1 1 1 1 0 Y 移=O H 1 1 H 12.设区1 补=a0,al,a2-a6 ,其中 ai 取 0 或 1,若要 x-0.5,求 a0,al,a 2,，a 6 的取值。解：a0=1,al=0,a2,a6=l 1。3.有一个字长为3 2 位的浮点数，阶码1 0 位(包 括 1 位阶符)，用移码表示；尾数2 2 位(包 括 1 位尾符)用补码表示，基数R=2。请写出：(1)最大数的二进制表示；(2)最小数的二进制表示；(3)规格化数所能表示的数的范围；(4)最接近于零的正规格化数与负规格化数。解：1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1(2)1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0(3)1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 11 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0(4)0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 14.将下列十进制数表示成浮点规格化数，阶码3 位，用补码表示；尾数9 位，用补码表示。(1)2 7/6 4(2)-2 7/6 4解：(1)2 7/6 4=1 1 0 1 1 B X 2-6=0.0 1 1 0 1 1 B=0.I I O I I B X 2-1浮点规格化数:1 1 1 1 0 1 1 0 1 1 0 0 0 0(2)-2 7/6 4=-1 1 0 1 1 B X 2-6=-0.0 1 1 0 1 1 B=-0.H O H B X 2 1浮点规格化数:1 1 1 1 1 0 0 1 0 1 0 0 0 05.已知X 和 Y,用变形补码计算X+Y,同时指出运算结果是否溢出。(1)X=0.1 1 0 1 1 Y=0.0 0 0 1 1(2)X=0.1 1 0 1 1 Y=-0.1 0 1 0 1(3)X=-0.1 0 1 1 0 Y=-0.0 0 0 0 1解：(1)先写出x 和 y的变形补码再计算它们的和 x#=0 0.1 1 0 1 1 y 补=0 0.0 0 0 1 1 x+y 补=x 补+y 补=0 0.H 0 1 1+0 0.0 0 0 1 1=0.1 1 1 1 0:.x+y=0.1 1 1 1 B 无溢出。(2)先写出x 和 y的变形补码再计算它们的和 x 补=0 0.1 1 0 1 1 y 补=1 1.0 1 0 1 1 x+y 补=x 补+y 补=0 0.1 1 0 1 1+1 1.0 1 0 1 1=0 0.0 0 1 1 0 x+y=0.0 0 1 I B 无溢出。(3)先写出x 和 y的变形补码再计算它们的和 x 补=1 1.0 1 0 1 0 y 补=1 1.1 1 1 1 1 x+y 补=x 补+y 补=1 1.0 1 0 1 0+1 1.1 1 1 1 K 1.0 1 0 0 1，x+y=-0.1 0 1 1 1 B 无溢出6.已知X 和 Y,用变形补码计算X-Y,同时指出运算结果是否溢出。(1)x=o.n o n Y=-o.mu(2)X=0.1 0 1 1 1 Y=0.1 1 0 1 1(3)X=0.1 1 0 1 1 Y=-0.1 0 0 1 1解：（1）先写出x 和 y的变形补码，再计算它们的差 x 补=0 0.n o i l y 补=1 1.0 0 0 0 1 -y 补=0 0.1 1 1 1 1 x-y 补=x 补+-y 补=0 0.1 1 0 1 1+0 0.1 1 1 1 1=0 1.1 1 0 1 0运算结果双符号不相等为正溢出X-Y=+l.1 1 0 1 B(2)先写出x 和 y的变形补码，再计算它们的差 x 补=0 0.1 0 1 1 1 y#=0 0.1 1 0 1 1 -y#=1 1.0 0 1 0 1 x-y#=0 0.1 0 1 1 1+1 1.0 0 1 0 1=1 1.1 1 1 0 0 x-y=-0.0 0 1 B 无溢出(3)先写出x 和 y的变形补码，再计算它们的差 x 补=0 0.1 1 0 1 1 y 补=1 1.0 1 1 0 1 -y 补=0 0.1 0 0 1 1 x-y 补=x 补+-y 补=0 0.1 1 0 1 1+0 0.1 0 0 1 1=0 1.0 1 1 1 0 运算结果双符号不相等.为正溢出X-Y=+1.0 1 1 1 B7.用原码阵列乘法器、补码阵列乘法器分别计算X X Y。(1)x=o.n o i l Y=-o.m i l(2)x=-o.1 1 1 1 1 Y=-0.1 1 0 1 1解：(i)用原码阵列乘法器计算：x 补=0.1 1 0 1 1 y#=1.0 0 0 0 1(0)1 1 0 1 1X)(1)0 0 0 0 1(0)1 1 0 1 1(0)00 0 0 0(0)00 0 0 0(0)0 0 0 0 0(0)0 0 0 0 0(0)(1)(1)(0)(1)(1)(1)0 0 1 0 1 1 1 0 1 1 x X y 补=1.0 0 1 0 1 1 1 0 1 1:.x X y=-0.1 1 0 1 0 0 0 1 0 18.用原码阵列除法器计算X+Y。(1)x=o.1 1 0 0 0 Y=-o.mil(2)x=-o.0 1 0 1 1 Y=0.1 1 0 0 1解：(1)x 原=x 补=0.H 0 0 0 -|y 门补=1.0 0 0 0 1被除数X 0.1 1 0 0 0+-I y -补 1.0 0 0 0 1余数为负1.1 1 0 0 1 -q 0=0左移 1.1 0 0 1 0+|y|补 0.1 1 1 1 1余数为正0.1 0 0 0 1 f q l=l左移 1.0 0 0 1 0+补 1.0 0 0 0 1余数为正0.0 0 0 1 1 f q 2=l左移 0.0 0 1 1 0+补 1.0 0 0 0 1余数为负1.0 0 1 1 1 -q 3=0左移 0.0 1 1 1 0+|y|补 0.1 1 1 1 1余数为负1.0 1 1 0 1 -q 4=0左移 0.1 1 0 1 0+|y|补 0.U 1 H余数为负1.1 1 0 0 1 -q 5=0+|y|补 0.1 1 1 1 1余数 0.1 1 0 0 0故 x+y 原=1.1 1 0 0 0 即 x+y=-0.1 1 0 0 0 B余数为 0.1 1 0 0 0 B X 2-1 0 19.设阶为5位(包括2位阶符)，尾数为8位(包括2位数符)，阶码、尾数均用补码表示，完成下列取值的 X+Y ,X-Y 运算：(1)X=2 0 1 1X O.1 0 0 1 0 1 Y=2 0 1 0X(-0.0 1 1 1 1 0)(2)x=2 4 i x (-0.0 1 0 1 1 0)Y=2100X (0.0 1 0 1 1 0)解：(1)将 y 规格化得:y=2-0 1 1X (-0.1 1 1 1 0 0)x 浮=H 0 1,0 0.1 0 0 1 0 1 y 浮=1 1 0 1,1 1.0 0 0 1 0 0 Ry浮=1 1 0 1,0 0.1 1 1 1 0 0对阶 A E 补=E x 补+-E y 补=1 1 0 1+0 0 1 1=0 0 0 0/.E x=E y尾数相加相加0 0.1 0 0 1 0 1+1 1.0 0 0 1 0 01 1.1 0 1 0 0 1相减0 0.1 0 0 1 0 1+0 0.1 1 1 1 0 00 1.1 0 0 0 0 1 x+y 浮=1 1 0 1,1 1.1 0 1 0 0 1 左 规 x+y 浮=1 1 0 0,H.0 1 0 0 1 0，x+y=2 1 0 0 X (-0.1 0 1 1 1 0)x-y 浮=1 1 0 1,0 1.1 0 0 0 0 1 右 规 x-y 浮=1 1 1 0,0 0.1 1 0 0 0 0 1舍入处理得 x-y 浮=1 1 1 0,0 0.1 1 0 0 0 1A x-y=2 1 0 X 0.1 1 0 0 0 1(2)x 浮=1 0 1 1,1 1.1 0 1 0 1 0 y 浮=1 1 0 0,0 0.0 1 0 1 1 0 -y 浮=1 1 0 0,1 1.1 0 1 0 1 0对阶 A E 补=E x 补+-E y 补=1 0 1 1+0 1 0 0=1 1 1 1 A E=-1 x 浮=1 1 0 0,1 1.1 1 0 1 0 1(0)尾数相加相加1 1.1 1 0 1 0 1(0)相减1 1.1 1 0 1 0 1(0)+0 0.0 1 0 1 1 00 0.0 0 1 0 1 1(0)+1 1.1 0 1 0 1 01 1.0 1 1 1 1 1(0)x+y 浮=1 1 0 0,0 0.0 0 1 0 1 1(0)左 规 x+y 浮=1 0 1 0,0 0.1 0 1 1 0 0 0A x+y=2 nX 0.1 0 1 1 B x-y 浮=1 1 0 0,1 1.0 1 1 1 1(0)x-y=2-1 0 0 X (-0.1 0 0 0 0 1 B)1 3.某加法器进位链小组信号为C 4 c 3 c 2 C 1 ,低位来的信号为C O ,请分别按下述两种方式写出C 4 C 3 C 2 C 1 的逻辑表达式。(1)串行进位方式(2)并行进位方式解：(1)串行进位方式:C l =G l +P 1C O其中：G 1AlP l=A1 B 1C 2 =G 2 +P 2C lG 2A2B 2 ，P 2=A2 B 2C 3 =G 3 +P 3C 2G 3A3P 3=A3 B 3C 4 =G 4 +P 4C 3G 4A4P 4=A4 B 4B l ,B 3 ,B 4 ,(2)并行进位方式:C l=G l+P lC OC 2=G 2+P 2G lP 2P lC OC 3=G 3+P 3G 2P 3P 2G l +P 3 P 2 P l C OC 4G 4+P 4G 3P 4P 3G 2 +P 4 P 3 P 2 G l +P 4 P 3 P 2+P l C O其 中 G 1-G 4 ，P 1-P 4 表达式与串行进位方式相同。1 4.某机字长1 6位，使用四片74 1 81 组成AL U,设最低位序标注为0位，要求：(1)写出第5 位的进位信号C 6的逻辑表达式；(2)估算产生C 6所需的最长时间；(3)估算最长的求和时间。解：（1）组成最低四位的74 1 81 进位输出为：C 4=G+P C O ,C O 为向第0 位的进位其中：G=y 3+x 3 y 2+x 2 x 3 y l+x l x 2 x 3 y 0,P=x 0 x l x 2 x 3所 以：C 5=y 4+x 4 C 4C 6=y 5+x 5 C 5=y 5+x 5 y 4+x 5 x 4 C 4（2）设标准门延迟时间为T,与或非门延迟时间为1.5 T,则进位信号C O 由最低位传送至C 6需经一个反相器，两级与或非门，故产生C 6的最长延迟时间为：T+2 X 1.5 TM T（3）最长求和时间应从施加操作数到AL U 算起：第一片74 1 81有 3 级与或非门（产生控制参数x O,y O C n+4）,第二、第三片74 1 81共 2 级反相器和2 级与或非门（进位链），第四片74 1 81 求和逻辑（1 级与或非门和1 级半加器，其延迟时间为3 T）,故总的加法时间为：3 X 1.5 T+2 T+2 X 1.5 T+1.5 T+1.5 T+3 T=1 4 T1 7.设 A,B,C 是三个1 6位的通用寄存器，请设计一个1 6位定点补码运算器，能实现下述功能：（1）AB-A（2）B X C-A,C （高位积在寄存器A 中）（3）A+B f C （商在寄存器C中）解：设计能完成加、减、乘、除运算的1 6位定点补码运算器框图。分析各寄存器作用：加减 乘 除A 被加数f和 同左 初始为0被除数f余数部分积一乘积（H）除数B 加数同左 被乘数C 乘数一乘积（L）商，A：累 加 器（1 6位），具有输入、输出、累加功能及双向移位功能；B：数据寄存器（1 6位），具有输入、输出功能；C：乘商寄存器（1 6位），具有输入、输出功能及双向移位功能。画出框图:第三章1.有一个具有2 0 位地址和3 2 位字长的存储器，问：(1)该存储器能存储多少个字节的信息？(2)如果存储器由51 2 K x 8 位 SRAM 芯片组成，需要多少芯片？(3)需要多少位地址作芯片选择？解：(1)V 2 2 0=1M,该存储器能存储的信息为：1 M X3 2/8=4M B(2)(1 0 0 0/51 2)X(3 2/8)=8 (片)(3)需要1 位地址作为芯片选择。2.已知某6 4位机主存采用半导体存储器，其地址码为2 6 位，若使用 2 56 K X 1 6 位的DRAM 芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：(1)每个模块板为1 0 2 4K x 6 4位，共需几个模块板？(2)个模块板内共有多少DRAM 芯片？(3)主存共需多少DRAM 芯片？CP U如何选择各模块板？解：(1).共需模块板数为m：1 1 1=2 2 6 +2 2。=6 4(块)(2).每个模块板内有DRAM 芯片数为n:N=(22O/218)x (6 4/1 6)=1 6 (片)(3)主存共需DRAM 芯片为：1 6 X6 4=1 0 2 4(片)每个模块板有1 6 片 DRAM 芯片，容量为1 0 2 4K X6 4位，需2 0 根地址线(A1 9 A0)完成模块板内存储单元寻址。一共有6 4块模块板，采用6 根高位地址线(A2 5 A2 0),通过6：6 4译码器译码产生片选信号对各模块板进行选择。3.用 1 6 K 义8 位的DRAM 芯片组成6 4K x 3 2 位存储器，要求：(1)画出该存储器的组成逻辑框图。(2)设存储器读/写周期为0.5P S,CP U在 1 U S 内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：(1)组成6 4K x 3 2 位存储器需存储芯片数为N=(6 4K/1 6 K)X(3 2 位/8 位)=1 6 (片)每4 片组成1 6 K X3 2 位的存储区,有A1 3-A0 作为片内地址,用 Al 5 A1 4经 2：4 译码器产生片选信号西-西，逻辑框图如下所示：(2)依题意，采用异步刷新方式较合理，可满足CPU在l u S内至少访问内存一次的要求。设16K义8位存储芯片的阵列结构为128行X 128歹U,按行刷新，刷新周期T=2ms,则异步刷新的间隔时间为：/=15.5(11 S)128则两次刷新的最大时间间隔发生的示意图如下REF|IREFI IREF 15.5WS 玉 15.5WS-0 可见，两次刷新的最大时间间隔为t m a Xt m a x=15.5-0.5=15(u S)对全部存储单元刷新一遍所需时间为t Rt R=0.5X128=64(uS)7.某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8KX8)形成40KX 16位的RAM区域，起始地址为6 0 0 0 H,假定RAM 芯片有国和丽信号控制端。CP U的地址总线为A1 5-A0,数据总线为D1 5-D0,控制信号为R/万（读/写），频 苑（访存），要求：（1）画出地址译码方案。（2）将 RO M 与 RAM 同CP U连接。解：（1）依题意，主存地址空间分布如右图所示，可选用2 片2 7 1 2 8（1 6 K X8 位）的 EP RO M 作为RO M 区；1 0 片的8 K X8 位 RAM 片组成40 K x i 6 位的RAM 区。2 7 1 2 8 需1 4位片内地址，而 RAM 需 1 3 位片内地址，故可用A1 5-A1 3 三位高地址经译码产生片选信号,方案如下：0000H 1 6 K x i6 位3FFFH ROM4000H 8K X 16 位5FFFH 由空一6000H 4 0 K x i 6 位FFFFH 及出MREQCSA15A14A13(2)MRQA.A,4A。Yi(ROM)W一K O 2 7 1 2 8 二2 7 1 2 83 5一3 D一Do。izAn u“番(见亩)8.存储器容量为64M,字长64位，模块数m =8,分别用顺序方式和交叉方式进行组织。存储周期T=100ns,数据总线宽度为64位，总线周期T=10ns.问顺序存储器和交叉存储器的带宽各是多少？解：信息总量：q=64位 X8=512位顺序存储器和交叉存储器读出8 个字的时间分别是：t2=m T=8 X 100ns=8X107(s)tl=T+(m-l)1=100+7X10=1.7 X10-7(s)顺序存储器带宽是：W 2=q/t2=5124-(8X10-7)=64 X107(位/S)交叉存储器带宽是：W 1=q/tl=5124-(1.7 X1Q-7)=301 X107(位/S)9.CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns,主存存储周期为240ns,求 cache/主存系统的效率和平均访问时间。解：先求命中率hh=nc/(nc+nm)=24204-(2420+80)=0.968则平均访问时间为tata=0.968X40+(1-0.968)X 240=46.4(ns)r=2404-40=6cache/主存系统的效率为ee=l/r+(1-r)X0.968=86.2%10.已知Cache存储周期40ns,主存存储周期200ns,Cache/主存系统平均访问时间为5 0 n s,求 Cache的命中率是多少？解：ta=tcX h+tr X(1-h):.h=(ta-tr)/(tc-tr)=(50-200)/(40-200)=15/16=0.9411.主存容量为4MB,虚存容量为1GB,则虚存地址和物理地址各为多少位？如页面大小为4KB,则页表长度是多少？解：已知主存容量为4MB,虚存容量为1GBV 222=4 M，物理地址为22位又 V 2S O=1G；虚拟地址为30 位页表长度为 1GB+4K B=230 +212=218=256K14.假设主存只有a,b,c三个页框，组成a 进 c 出的FI FO队列，进程访问页面的序列是0,1,2.4,2,3,0,2,1.3,2 号。用列表法求采用LR U 替换策略时的命中率。解:页面访问序列01242302132LRUA01242302132B0124230213C011423021命中命中命中命中率为3n =27.3%1115.从下列有关存储器的描述中，选择出正确的答案：A.多体交叉存储主要解决扩充容量问题；B.访问存储器的请求是由CP U 发出的；C.Cache 与主存统一编址，即主存空间的某一部分属于Cache;D.Cache 的功能全由硬件实现。解：D16.从下列有关存储器的描述中，选择出正确的答案：A.在虚拟存储器中，外存和主存一相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程；B.在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操作系统将被访问页面从外存调到内存，必要时还要先把被淘汰的页面内容写入外存；C.存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其他用户程序,又要防止一个用户访问不是分配给他的主存区,以达到数据安全和保密的要求。解：c第四章1.AS CI I 码是7 位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？解：指令字长设计为12位不是很合理。主存单元字长为32位，一个存储单元可存放4个AS CI I码,余 下4位可作为AS CI I码的校验位（每 个AS CH码带一位校验位），这样设计还是合理的。但是，设计指令字长为1 2位就不合理了，12位的指令码存放在字 长32位的主存单元中，造 成19位不能用而浪费了存储空间。2.假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令形式，每个操作数地址规定用6位表示。问：若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情况下，这台计算机最多可以设计出多少条单操作数指令？解：这台计算机最多可以设计出2 5 6-m-n条单操作数指令3 .指令格式结构如下所示，试分析指令格式及寻址方式特点。15 10 7 4 3 0OP目标寄存器源寄存器解：指令格式及寻址方式特点如下：单字长二地址指令；操作码0 P可指定2牝6 4条指令；R R型指令，两个操作数均在寄存器中，源和目标都是通用寄存 器（可分别指定1 6 个寄存器之一）；这种指令格式常用于算术逻辑类指令。4.指令格式结构如下所示，试分析指令格式及寻址方式特点。15 10 7 4 3 0OP源寄存器变址寄存器偏 彳 侈量（16位）解：指令格式及寻址方式特点如下：双字长二地址指令；操作码0 P 可指定2 纪6 4 条指令；R S型指令，两个操作数一个在寄存器中（1 6 个寄存器之一），另一个在存储器中；有效地址通过变址求得：E=（变址寄存器）土 D,变址寄存器可有1 6 个。5.指令格式结构如下所示，试分析指令格式及寻址方式特点。15 12 11 9 8 6 5 3 2 0OP寻址方式|寄存器寻址方式|寄存器u 心 目的mt解：指令格式及寻址方式特点如下：单字长二地址指令；操作码0 P 可指定2 鼻1 6 条指令;有 8 个通用寄存器，支持8 种寻址方式；可以是R R 型指令、SS型指令、R S型指令、6 .一种单地址指令格式如下所示，其中I 为间接特征，X 为寻址模式，D为形式地址。I,X,D 组成该指令的操作数有效地址E。设 R为变址寄存器，R 1 为基值寄存器，P C 为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。OPIXD0址方式名除1X盯效地址E311)0)1IU110001E-DE-4-DS U U+DE=(R i：+DE=(D)E-R)+D),D-g解：直接寻址相对寻址变址寻址基址寻址间接寻址基址间址寻址7 .某计算机字长1 6 位，主存容量为6 4 K 字，采用单字长单地址指令,共有4 0 条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。解：4 0 条指令需占用操作码字段（O P）6 位，这样指令余下长度为1 0 位。为了覆盖主存6 4 0 K 字的地址空间，设寻址模式（X）2 位，形式地址（D）8 位，其指令格式如下：15 10 9 8 7 0OPXD寻址模式定义如下：X=0 0直接寻址 有效地址E=D（直接寻址为2 5 6 个存储单元）X=0 1立即寻址D 字段为操作数X=1 0变址寻址有效地址E=（R X）+D （可寻址6 4 K 个存储单元）X=1 1相对寻址有效地址E=（P C）+D （可寻址6 4 K 个存储单元）其中R X为变址寄存器（1 6 位），P C 为程序计数器（1 6 位），在变址和相对寻址时，位移量D 可 正可负。8.某机字长为3 2 位，主存容量为1 M,单字长指令，有 5 0 种操作码,采用页面寻址、立即、直接等寻址方式。C P U 中有P C,I R,A R,D R和 1 6 个通用寄存器,页面寻址可用P C 高位部分与形式地址部分拼接成有效地址。问：（1）指令格式如何安排？（2）主存能划分成多少页面？每页多少单元？（3）能否增加其他寻址方式？解：(1)依题意，指令字长3 2 位，主存1 M 字，需 2 0 位地址A 1 9-A 0。5 0 种操作码，需 6 位 O P,指令寻址方式M o d e 为 2 位，指定寄存器R n 需 4 位。设有单地址指令、双地址指令和零地址指令，现只讨论前二种指令。单地址指令的格式为：31 26 25 24 23 20 19 00PModeRnDM o d e=0 0 时为立即寻址方式，指令的2 3 0 位为立即数；M o d e=0 1 时为直接寻址方式，指令的1 9-0 位为有效地址。双地址指令的格式为：31 26 25 24 23 20 19 18 17 14 13 0OPModelRnMode2RnDM o d e l=0 1 时为寄存器直接寻址方式，操作数S=(R n)；M o d e l=l l 时为寄存器间址寻址方式，有效地址E=(R n)。M o d e 2=0 0 时为立即寻址方式，指令的1 3-0 位为立即数；M o d e 2=0 1 时为页面寻址方式；M o d e 2=1 0 时为变址寻址方式，E=(R n)+D；M o d e 2=l l 时为变址间址寻址方式，E=(R n)+D)o(2)由于页面寻址方式时，D为 1 4 位，所以页面大小应为/=1 6 K 字，则 1 M 字可分为2 6=6 4 个页面。可由P C 的高6 位指出页面号。(3)能增加其它寻址方式，例上述间址方式、变址间址寻址方式。1 4.从以下有关R I SC 的描述中，选择正确答案。A.采用R I SC 技术后，计算机的体系结构又恢复到早期的比较简单的情况。B.为了实现兼容，新设计的R I S C,是从原来C I S C 系统的指令系统中挑选一部分实现的。C.R I S C 的主要目标是减少指令数，提高指令执行效率。D.R I S C 设有乘、除法指令和浮点运算指令。解：C1 5.根据操作数所在位置，指出其寻址方式(填空)：(1)操作数在寄存器中，为(A)寻址方式。(2)操作数地址在寄存器，为(B)寻址方式。(3)操作数在指令中，为(C)寻址方式。(4)操作数地址(主存)在指令中，为(D)寻址方式(5)操作数的地址，为某一寄存器内容与位移量之和可以是(E,F,G)寻址方式。解：A：寄存器直接；B：寄存器间接；C：立即;D：直接；E：相对;F：基值；G：变址第五章1 .请在括号内填入适当答案。在 C P U中:(1)保存当前正在执行的指令的寄存器是(指令寄存器I R)；(2)保存当前正要执行的指令地址的寄存器是(程序计数器P C)；(3)算术逻辑运算结果通常放在(通用寄存器)和(数据缓冲寄存器 D R )。2 .参见下图(课本P 1 6 6 图 5.1 5)的数据通路。画出存数指令“S T A R 1 ,(R 2)的指令周期流程图，其含义是将寄存器R 1 的内容传送至(R 2)为地址的主存单元中。标出各微操作信号序列。图 B12.1BM L解：S T A R I ,(R 2)指令是一条存数指令，其指令周期流程图如下图所示：P CDJ G,A R,R/J7=R3.参见课本P 1 6 6 图5.1 5 的数据通路，画出取数指令 L D A (R 3),R 0”的指令周期流程图，其含义是将(R 3)为地址的主存单元的内容取至寄存器R 0 中，标出各微操作控制信号序列。5.如果在一个C P U周期中要产生3 个脉冲T l =2 0 0 n s ,T 2 =4 0 0 n s ,T 3=2 0 0 n s,试画出时序产生器逻辑图。解：节拍脉冲T l ,T 2 ,T 3的宽度实际等于时钟脉冲的周期或是它的倍数，此 时T l =T 3 =2 0 0 n s ,T 2 =4 0 0 n s ,所以主脉冲源的频率应为f =1 /T l =5 M H Z。为了消除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关系，节拍脉冲T l ,T 2 ,T 3的逻辑表达式如下：T l =C 1 C 2 ,T 2 =C 2,T 3 =Q6 .假设某机器有80 条指令，平均每条指令由4 条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为3 2 位，请估算控制存储器容量。解：微指令条数为：（4-1）X80+l=2 4 1 条取控存容量为：2 5 6 3 2 位=1 烟7 .某 A L U器件使用模式控制码M,S3,S2,SI,C 来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y 为二进制变量，F为 0 或 1 任选。试以指令码(A,B,H,D,E,F,G)为输入变量，写出控制参数M,S3,S2,SI,C 的逻辑表达式。解：M=G指令码MS3S2S1CA,B00110H,D01101E0010yF0111YG1011S3=H+D+FS2=lS1=H+D+EC=H+D+(E+F)y8.某机有8 条微指令1 1-1 8,每条微指令所包含的微命令控制信号如下表所示。a-j 分别对应1 0 种不同性质的微命令信号。假设一条微指令的控制字段为8 位，请安排微指 令的控制字段格式。解：经分析，（e ,f ,h）和（b,i,j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,c,d,g四个微命令信号可进行直接控制，其整个控制字段组成如下：-e f h -b i j a c d g译码 译码微指令控制字段：07 06 05 04 03 02 01 0001：e 01：b10:f 10:i11:h 11:j1 1.已知某机采用微程序控制方式，其控制存储器容量为51 2X 4 8（位）。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4 个，微指令采用水平型格式，后继微指令地址采用断定方式。请问：（1）微指令中的三个字段分别应为多少位？（2）画出围绕这种微指令格式的微程序控制器逻辑框图。解：（1）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4 位；又因为控存容量为51 2单元，所以下地址字段为9 位，。微命令字段则是：（4 8-4-9）=35 位。（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。其中微地址寄存器对应下地址字，P 字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地 址转移逻辑的输入是指令寄存器的0 P 码、各种状态条件以及判别测试字段所给的判别标志（某一位为1）,其输出用于控制修