微电子学概论-Cha.ppt

大规模集成电路基础大规模集成电路基础3.1半导体集成电路概述半导体集成电路概述集成电路（集成电路（Integrated Circuit，IC）芯片（芯片（Chip,Die）硅片（硅片（Wafer）集成电路的集成电路的成品率成品率：Y=硅片上好的芯片数硅片上好的芯片数硅片上总的芯片数硅片上总的芯片数100%成品率的检测，决定工艺的稳定性，成成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要品率对集成电路厂家很重要集成电路发展的原动力：不断提高的性能集成电路发展的原动力：不断提高的性能/价格比价格比集成电路发展的特点：性能提高、价格降低集成电路发展的特点：性能提高、价格降低集成电路的性能指标：集成电路的性能指标：集成度集成度 速度、功耗速度、功耗 特征尺寸特征尺寸 可靠性可靠性主要途径：缩小器件的特征尺寸、主要途径：缩小器件的特征尺寸、增大硅片面积增大硅片面积功耗功耗 延迟积延迟积集成电路的关键技术：光刻技术集成电路的关键技术：光刻技术(DUV)缩小尺寸：缩小尺寸：0.250.18m mm增大硅片：增大硅片：8英寸英寸12英寸英寸亚亚0.1m mm：一系列的挑战，：一系列的挑战，亚亚50nm：关键问题尚未解决：关键问题尚未解决新的光刻技术：新的光刻技术：EUV SCAPEL(Bell Lab.的的E-Beam)X-ray集成电路的制造过程：集成电路的制造过程：设计设计 工艺加工工艺加工 测试测试 封装封装定义电路的输入输出（电路指标、性能）定义电路的输入输出（电路指标、性能）原理电路设计原理电路设计电路模拟电路模拟(SPICE)布局布局(Layout)考虑寄生因素后的再模拟考虑寄生因素后的再模拟原型电路制备原型电路制备测试、评测测试、评测产品产品工艺问题工艺问题定义问题定义问题不符合不符合不符合不符合集成电路产业的发展趋势：集成电路产业的发展趋势：独立的设计公司（独立的设计公司（Design House）独立的制造厂家（标准的独立的制造厂家（标准的Foundary）集成电路类型：数字集成电路、模拟集成电路集成电路类型：数字集成电路、模拟集成电路数字集成电路基本单元：开关管、反相器、组合逻辑门数字集成电路基本单元：开关管、反相器、组合逻辑门模拟集成电路基本单元：放大器、电流源、电流镜、转换器等模拟集成电路基本单元：放大器、电流源、电流镜、转换器等 MOS开关及其等效电路开关及其等效电路：MOS管工作在可变电阻区，输出低电平管工作在可变电阻区，输出低电平:MOS管截止，管截止，输出高电平输出高电平当当I VTMOS管相当于一个由管相当于一个由vGS控制的控制的无触点开关。无触点开关。MOS管工作在可变电阻区，管工作在可变电阻区，相当于开关相当于开关“闭合闭合”，输出为低电平。输出为低电平。MOS管截止，管截止，相当于开关相当于开关“断开断开”输出为低电平。输出为低电平。当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：CMOS 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止导通导通 10 V10 V 10V 0V导通导通截止截止0 VVTN=2 VVTP=2 V逻辑图逻辑图逻辑表达式逻辑表达式vi(A)0vO(L)1逻辑真值表逻辑真值表10P沟道沟道MOS管输出特性曲线坐标变换管输出特性曲线坐标变换输入高电平时的工作情况输入高电平时的工作情况输入低电平时的工作情况输入低电平时的工作情况作图分析：作图分析：2.电压电压传输特性和电流传输特性传输特性和电流传输特性VTN电压传输特性电压传输特性3.CMOS反相器反相器的工作速度的工作速度在由于电路具有互补对称的性质，它的开通时间与关在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：闭时间是相等的。平均延迟时间：10 ns。带电容负载带电容负载A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1.CMOS 与与非门非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)(a)电路结构电路结构(b)(b)工作原理工作原理VTN=2 VVTP=2 V0V10VN输入的与非门的电路输入的与非门的电路?输入端增加有什么问题输入端增加有什么问题?3.2.3 CMOS 逻辑门逻辑门或非门或非门2.2.CMOS 或或非门非门+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止导通导通截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通1000AB10V10VVTN=2 VVTP=2 VN输入的或非门的电路的结构输入的或非门的电路的结构?输入端增加有什么问题输入端增加有什么问题?3.异或门电路异或门电路=A B3.2.4 CMOS传输门传输门(双向模拟开关双向模拟开关)1 1.CMOS传输门电路传输门电路电路电路逻辑符号逻辑符号I/Oo/IC等效电路等效电路2、CMOS传输门电路的工作原理传输门电路的工作原理 设设TP:|VTP|=2V，TN:VTN=2V I的变化范围为的变化范围为5V到到+5V。5V+5V 5V到到+5V GSN0,TP截止截止1）当）当c=0，c=1时时c=0=-5V，c c =1=+5V C TP vO/vI vI/vO+5V 5V TN C+5V 5V GSP=5V (3V+5V)=2V 10V GSN=5V (5V+3V)=(102)V b、I=3V5V GSNVTN,TN导通导通a、I=5V3VTN导通，导通，TP导通导通 GSP|VT|,TP导通导通C、I=3V3V2）当）当c=1，c=0时时传输门组成的数据选择器传输门组成的数据选择器C=0TG1导通导通,TG2断开断开 L=XTG2导通导通,TG1断开断开 L=YC=1传输门的应用传输门的应用3.3 3.3 半导体存储器基础半导体存储器基础3.3.1 3.3.1 半导体存储器的结构框图半导体存储器的结构框图 存储存储1 1或或0 0的电路称为的电路称为存储单元存储单元，存储单元的集合形，存储单元的集合形成成存储阵列存储阵列（通常按行列排成矩阵）。（通常按行列排成矩阵）。字字:存储阵列中二进制数据存储阵列中二进制数据的的信息单位信息单位（与计算机不同！）。（与计算机不同！）。最小的信息单位是最小的信息单位是1 1位（位（BitBit），），8 8位二进制信息称为位二进制信息称为1 1个个字节字节(Byte)(Byte)，4 4位二进制信息则称为位二进制信息则称为1 1个个半字节半字节(Nibble)(Nibble)。存储器由寻址电路、存储阵列和读写电路组成。存储器由寻址电路、存储阵列和读写电路组成。存储单元的总数定义为存储单元的总数定义为存储器的容量存储器的容量，它等于存储，它等于存储器的字数和每字位数之积。器的字数和每字位数之积。例如，例如，10位地址码，每字位地址码，每字8位，则存储容量为位，则存储容量为 210 Bytes=1024Bytes=1kB=8kbits。1MB=220B GB=230B 读操作（亦称为取数操作）读操作（亦称为取数操作）：输入地址码：输入地址码A An-1n-1A A1 1A A0 0，寻址，寻址电路将地址码转换成字线上的有效电平选中字存储单元。在片电路将地址码转换成字线上的有效电平选中字存储单元。在片选信号选信号CSCS有效（通常是低电平）和读写信号为有效（通常是低电平）和读写信号为高电平时，高电平时，读写读写电路通过存储阵列的位线，将选中的字存储单元的电路通过存储阵列的位线，将选中的字存储单元的m m位数据输出位数据输出到数据总线上到数据总线上-1-11 10 0（设存储阵列按每字（设存储阵列按每字m m位组织）。位组织）。写操作（亦称为存数操作）写操作（亦称为存数操作）：输入地址码：输入地址码A An-1n-1A A1 1A A0 0，寻址，寻址电路将地址转换成电路将地址转换成字线字线上的上的有效电平有效电平选中字存储单元。在片选选中字存储单元。在片选信号信号CSCS有效（通常是低电平）和读写信号为有效（通常是低电平）和读写信号为低电平时低电平时，读写电，读写电路通过存储阵列的路通过存储阵列的位线位线将数据总线上的将数据总线上的m m位数据位数据-1-11 10 0写写入选中的字存储单元中保存（设存储阵列按每字入选中的字存储单元中保存（设存储阵列按每字m m位组织）。位组织）。存储器具有存储器具有2 2种基本的操作：写操作和读操作。种基本的操作：写操作和读操作。在复杂的数字系统（例如数字计算机）中，多个功能电路间在复杂的数字系统（例如数字计算机）中，多个功能电路间利用一组公共的信号线（导线或其他传导介质）实现互连，并利用一组公共的信号线（导线或其他传导介质）实现互连，并分分时传输时传输信息，这样的一组信号线称为信息，这样的一组信号线称为总线总线。在存储器中，在存储器中，数据总线数据总线-110是是双向总线双向总线（输入（输入/输出，常用表示输出，常用表示I/Om-1，I/O1，I/O0）；）；地址总线地址总线An-1A1A0和和控制总线控制总线（CS，）则是）则是单向总线单向总线（输入）。（输入）。在存储器内部，属于同一位的存储单元共用位线，阵列中的在存储器内部，属于同一位的存储单元共用位线，阵列中的存储单元通过存储单元通过位线与读写位线与读写电路交换数据。电路交换数据。3.3.2 3.3.2 半导体存储器的分类半导体存储器的分类 随机读写存储器随机读写存储器的写操作时间和读操作时间的写操作时间和读操作时间相当相当（都是纳秒（都是纳秒级），工作时级），工作时能够随时快速地读出或写入数据能够随时快速地读出或写入数据。即工作时读写存。即工作时读写存储器具有存入和取出数据储器具有存入和取出数据2 2种功能。种功能。工作时只能快速地读取已存储的数据、而不能快速地随时写工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据的存储器称为入新数据的存储器称为只读存储器（只读存储器（ROMROMRead Only MemoryRead Only Memory）。）。闪存（闪存（Flash MemoryFlash Memory）工作时可以进行读或写操作，但闪存工作时可以进行读或写操作，但闪存的每个存储单元的每个存储单元写操作时间长写操作时间长，不能随机写入数据不能随机写入数据，适合对众多，适合对众多存储单元批量地写入数据。存储单元批量地写入数据。按按功能功能分为分为只读存储器、随机读写存储器（或称为存取存储只读存储器、随机读写存储器（或称为存取存储器）和闪存。器）和闪存。只读存储器只读存储器的的写写操作时间操作时间(毫秒级毫秒级)远比读操作时间（纳秒级）远比读操作时间（纳秒级）长长，数据必须在工作前写入存储器，上电工作后只能从存储器中，数据必须在工作前写入存储器，上电工作后只能从存储器中读出数据，才不影响数字系统的工作速度。读出数据，才不影响数字系统的工作速度。按按寻址方式寻址方式，存储器分为，存储器分为顺序寻址存储器顺序寻址存储器和和随机寻址存储器随机寻址存储器。其存储阵列的存储单元连接成其存储阵列的存储单元连接成移位寄存器移位寄存器。有。有先进先出先进先出（FIFOFIFOFirst In First OutFirst In First Out）和）和先进后出先进后出（FILO-First In FILO-First In Last OutLast Out）2 2种顺序寻址存储器。种顺序寻址存储器。随机寻址随机寻址存储器存储器:可以随时从任何一个指定地址写入或读出数可以随时从任何一个指定地址写入或读出数据的存储器。据的存储器。随机寻址存储器的寻址电路通常采用随机寻址存储器的寻址电路通常采用1 1个或个或2 2个个译码器。译码器。采用随机寻址方式的随机读写存储器称为采用随机寻址方式的随机读写存储器称为随机存取随机存取存储器存储器（RAMRAMRandom Access MemoryRandom Access Memory）。）。只读存储器（只读存储器（ROMROM）和闪存也采用随机寻址方式。）和闪存也采用随机寻址方式。如果掉电（停电）后数据丢失，则是易失型存储器；否则，是如果掉电（停电）后数据丢失，则是易失型存储器；否则，是非易失型存储器。非易失型存储器。RAMRAM是易失型存储器，而是易失型存储器，而ROMROM和闪存是非易失型存储器。和闪存是非易失型存储器。顺序寻址顺序寻址存储器存储器是按地址顺序存入或读出数据。是按地址顺序存入或读出数据。存储器还可分为存储器还可分为易失型存储器和非易失型存储器易失型存储器和非易失型存储器。存储器的寻址方式和功能存储器的寻址方式和功能存储器功能寻址方式掉电后说 明随机存取存储器（RAM）读、写随机寻址数据丢失只读存储器（ROM）读随机寻址数据不丢失工作前写入数据闪存（Flash Memory）读、写随机寻址数据不丢失先进先出存储器（FIFO）读、写顺序寻址数据丢失先进后出存储器（FILO）读、写顺序寻址数据丢失3.3.3 3.3.3 随机存取存储器（随机存取存储器（RAMRAM）存储单元是存储器的核心。根据存储单元记忆存储单元是存储器的核心。根据存储单元记忆0 0或或1 1的原理，的原理，随机存取存储器分为随机存取存储器分为静态随机存储器（静态随机存储器（S SRAMStatic RAMRAMStatic RAM）和）和动态随机存取存储器动态随机存取存储器(D DRAMDynamic RAM)RAMDynamic RAM)。按所用元件的不同，分双极型和按所用元件的不同，分双极型和MOSMOS型两种。型两种。鉴于鉴于MOSMOS电路具有功耗低、集成度高的优点，目前大容量的电路具有功耗低、集成度高的优点，目前大容量的存储器都是存储器都是MOSMOS型存储器。型存储器。1.1.S SRAMRAM的静态存储单元的静态存储单元 S SRAMRAM的存储单元是用基本的存储单元是用基本RSRS触发器记忆触发器记忆0 0或或1 1的静态存储单元。的静态存储单元。T1T4构成构成CMOS基本基本RS触发触发器，存储器，存储0或或1。1.1.S SRAMRAM的静态存储单元的静态存储单元T5和和T6是行字线是行字线Xi选通基本选通基本RS触发器的触发器的NMOS开关管，实现开关管，实现基本基本RS触发器的三态输入触发器的三态输入/输出，输出，即开关管导通时传递即开关管导通时传递0或或1，截，截止时为高阻态。止时为高阻态。T7和和T8则是列字线则是列字线Yj选通基本选通基本RS触发器的触发器的NMOS开关管，开关管，控控制位线与读写电路的连接。制位线与读写电路的连接。T7、T8和读写电路也是一列共和读写电路也是一列共用的部分用的部分三态三态门门当当Xi=Yj=1时时，T5T8导通，将基导通，将基本本RS触发器与读触发器与读/写电路相连。写电路相连。如果如果CS=0、，则三态门，则三态门缓冲器缓冲器G1和和G2为高阻态，而为高阻态，而G3为为工作态。基本工作态。基本RS触发器的状态输触发器的状态输出到数据总线上，即出到数据总线上，即Dk=Q，实现实现读读操作。操作。如果如果CS=0、，则三态门，则三态门缓冲器缓冲器G1和和G2为工作态，而为工作态，而G3为为高阻态。输入电路强制基本高阻态。输入电路强制基本RS触触发器的状态与输入数据发器的状态与输入数据Dk一致，一致，即即Q=Dk，实现实现写写操作操作。当当CS=1时，三态门缓冲器时，三态门缓冲器G1、G2和和G3为高阻态，数据总线为高阻态，数据总线Dk为为高阻态。基本高阻态。基本RS触发器触发器既不能输既不能输出，也不能接受数据。出，也不能接受数据。010高阻高阻1工作态工作态0工作工作100高阻高阻三态三态门门当Yj=0时，T7和T8截止，基本RS触发器同样不能与读/写电路相连，其状态保持不变，存储单元同样未被选中。显然，当掉电时基本显然，当掉电时基本RSRS触发器的触发器的数据丢失，所以，数据丢失，所以，SRAMSRAM是挥发型是挥发型存储器。存储器。当当X Xi i=0=0时时，T T5 5和和T T6 6截止，基本截止，基本RSRS触发器不能与读触发器不能与读/写电路相连，写电路相连，其状态保持不变，其状态保持不变，存储单元未被存储单元未被选中选中。本单元不影响同列的其他。本单元不影响同列的其他存储单元与位线交换数据。存储单元与位线交换数据。2.2.基本基本SRAMSRAM的结构的结构3232行行1616列列的存储阵列，组成的存储阵列，组成256256字字2 2位位的存储结构。的存储结构。双地址译码双地址译码高电平有效高电平有效存储单元存储单元T1T6位线开关位线开关管管T7、T8512OEOE是输出使能，低电平有效；是输出使能，低电平有效；片选信号为：片选信号为：低电平有效；低电平有效；存储容量：存储容量：8kB=8k8bit8kB=8k8bit =810248bit =810248bit =65536bit =65536bit静态随机存取存储器静态随机存取存储器MCM6264MCM6264MCM6264的功能表的功能表E1E2OEA12A0D7D0方式1Z未选中0Z未选中0111A12A0Z输出禁止0101A12A0O读010A12A0I写Z-高阻态高阻态O-数据输出数据输出I-数据输入数据输入3.SRAM3.SRAM的操作定时的操作定时 为了保证存储器准确无误地工作，作用到存储器的地址、数为了保证存储器准确无误地工作，作用到存储器的地址、数据和控制信号必须遵守一定的时间顺序，即操作定时。据和控制信号必须遵守一定的时间顺序，即操作定时。(1)读周期读周期 读读操作要求指定操作要求指定字存字存储单储单元的地址、片元的地址、片选选信号和信号和输输出使能有出使能有效，效，读读写信号写信号为为高高电电平。平。信号作用信号作用顺顺序是序是:1)指定指定字存字存储单储单元的地址有元的地址有效；效；2)片片选选信号和信号和输输出使能有效，出使能有效，即由高即由高变变低；低；3)经过经过一定一定时间时间后，后，指定指定字字存存储单储单元的数据元的数据输输出到数据出到数据总线总线上。上。(2)写周期写周期 写操作要求指定字存写操作要求指定字存储单储单元的地址、片元的地址、片选选信号和信号和读读写信号写信号有效有效 。1)指定指定字存字存储单储单元的地元的地址有效；址有效；2)片片选选信号有效，即由信号有效，即由高高变变低；低；3)待写入的数据有效；待写入的数据有效；4)读读写信号有效，即由写信号有效，即由 高高变变低；低；数据写入到数据写入到指定的指定的字存字存储单储单元。元。对于大多数的对于大多数的SRAM，读周期和写周期相近，一般为几十，读周期和写周期相近，一般为几十个纳秒。个纳秒。信号信号间间的定的定时时关系关系4.4.同步同步SRAMSRAM和异步和异步SRAMSRAM 解决的办法是：解决的办法是：SRAMSRAM与与CPUCPU共用系统时钟共用系统时钟，CPUCPU在时钟的在时钟的有效沿有效沿前前给出给出SRAMSRAM需要的地址、数据、片选、输出使能和读写需要的地址、数据、片选、输出使能和读写信号信号，时钟，时钟有效沿到则将它们有效沿到则将它们存于存于SRAMSRAM的寄存器中的寄存器中；CPUCPU不必等待，可以执行不必等待，可以执行其他指令，其他指令，直到直到SRAMSRAM完成完成CPUCPU要求的读或写操作，通知要求的读或写操作，通知CPUCPU做相应的做相应的处理。处理。之后，之后，CPUCPU与与SRAMSRAM又可以进行下一次信息交换。又可以进行下一次信息交换。在计算机中，在计算机中，SRAM通常通常存储存储中央处理器（中央处理器（CPU）需要的）需要的程序程序和数据和数据。因为。因为SRAM的工作速度远低于的工作速度远低于CPU的速度的速度，2者交换信息者交换信息时时CPU必须等待，使计算机达不到理想的工作速度。必须等待，使计算机达不到理想的工作速度。0 同步同步SRAM:具有信号同步寄存器的具有信号同步寄存器的SRAM。否则，称为异步否则，称为异步SRAM。同步同步SRAM可以帮助可以帮助CPU高速执行指令，即提高计算机的工作高速执行指令，即提高计算机的工作速度。速度。同步同步SRAM的核心的核心是异步是异步SRAM(地址译码器和存储阵列地址译码器和存储阵列)；同步；同步SRAM与器件外部连接的地址、数据、片选、输出使能和读写信号与器件外部连接的地址、数据、片选、输出使能和读写信号均均在时钟在时钟CP的上升沿锁存于寄存器中的上升沿锁存于寄存器中，供，供SRAM完成读或写操作。完成读或写操作。为了加速为了加速CPU与与SRAM的信息交流，同步的信息交流，同步SRAM通常具有通常具有地地址爆发特征址爆发特征。即。即输入一个地址码，同步输入一个地址码，同步SRAM可以读或写相邻的可以读或写相邻的多个地址单元。多个地址单元。假设计数器实现假设计数器实现2位二进制加法计数，初态为位二进制加法计数，初态为00。在爆发控制。在爆发控制（Burst Control）BC=1时，爆发逻辑电路的输出如表所示。可获时，爆发逻辑电路的输出如表所示。可获得得4个相邻的址码，供个相邻的址码，供SRAM进行读或写操作。进行读或写操作。计数器计数器 Q1 Q0=1=1&BC CP A0 A1 A0 A1 11动态随机存取存储器（动态随机存取存储器（DRAMDRAM）1.DRAM1.DRAM的动态的动态MOSMOS存储单元存储单元 NMOS管管T和存储电容和存储电容CS组成动态存储单元。组成动态存储单元。当电容存储有足够的电荷当电容存储有足够的电荷时，电容电压为高电平，存储时，电容电压为高电平，存储1；当电容没有存储电荷时，当电容没有存储电荷时，电容电压为低电平，存储电容电压为低电平，存储0。缺点是缺点是电容不能长期保持电容不能长期保持其电荷，必须定期（大约其电荷，必须定期（大约816个个mS内）补充电荷（称为内）补充电荷（称为刷新操作），比刷新操作），比SRAM操作复操作复杂。杂。刷新刷新 如果如果D Dinin=0=0，则存储电容，则存储电容C CS S放电，电荷消失，实现放电，电荷消失，实现写写0 0操作操作。工作原理如下：工作原理如下：（1 1）写操作）写操作G G1 1处于工作态处于工作态、当当X Xi i=1=1、Refreh=0Refreh=0G G2 2和和G G3 3处于高阻态处于高阻态，NMOSNMOS管管T T导通导通。如果如果D Dinin=1=1，则存储电容，则存储电容C CS S充充电，获得足够的电荷，实现电，获得足够的电荷，实现写写1 1操作操作；100工作工作高阻高阻1 0 如果存储电容如果存储电容CS有电荷：则有电荷：则通过通过T向位线的分布电容向位线的分布电容CW放电，放电，位线电压增加，经灵敏放大缓冲位线电压增加，经灵敏放大缓冲器器G2输出输出1（Dout=1），实现），实现读读1操作操作；Refresh=1使使G3工作，读出的数据通过工作，读出的数据通过G3又写入到存储电容又写入到存储电容中（类似于写操作）。中（类似于写操作）。如果存储电容如果存储电容CS没有电荷：没有电荷：则位线电压不变，灵敏放大缓冲则位线电压不变，灵敏放大缓冲器器G2输出输出0（Dout=0），实现），实现读读0操作操作。G1处于高阻态、处于高阻态、G2和和G3处于工作态，处于工作态，NMOS管管T导通导通。（2 2）读操作）读操作当当Xi=1、Refreh=1111高阻高阻工作工作T导导通通1 0 由于电容不能长期保持电荷，由于电容不能长期保持电荷，所以必须对存储电容定期刷新。所以必须对存储电容定期刷新。如前所述，如前所述，读操作自动刷新读操作自动刷新选定的存储单元。选定的存储单元。但是，读操作但是，读操作是随机的，所以，在是随机的，所以，在DRAMDRAM中，必中，必须设置刷新定时电路，定时启动须设置刷新定时电路，定时启动刷新周期。刷新周期。对本电路，对本电路，通过定时读即可通过定时读即可实现定时刷新。实现定时刷新。(3)刷新操作刷新操作2.2.基本基本DRAMDRAM的结构的结构存储单元是单管动存储单元是单管动态存储单元，排列态存储单元，排列成成1024行行1024列列的存储阵列。的存储阵列。地址位数多，通常地址位数多，通常采用分时复用输入采用分时复用输入地址地址.高高10位地址码位地址码A19 A10首先输入到首先输入到10条地址信条地址信号线上号线上，RAS存入。存入。低低10位地址码位地址码A9 A0输输入到入到10条地址信号线上条地址信号线上，CAS存入。存入。3.3.基本基本DRAMDRAM的读写周期的读写周期 随后，在读周期中，随后，在读周期中，有效数据输出到有效数据输出到Dout；在写周期中，在写周期中，输，输入数据通过入数据通过Din写入到指定单写入到指定单元中保存。元中保存。从读或写周期开始，从读或写周期开始，RAS和和CAS依次变低将行依次变低将行地址和列地址顺序送入地址和列地址顺序送入DRAM并译码。并译码。4.DRAM4.DRAM的类型的类型除前述的基本DRAM外，为了提高DRAM的访问速度，出现了快速页快速页模式模式DRAM(FPM DRAMFast Page Mode DRAM)、扩展数据输出DRAM(EDO DRAM-Extended Data Output DRAM)、爆发式扩展数据输出DRAM(BEDO DRAM-Burst Extended Data Output DRAM)和同步DRAM(SDRAM-Synchronous DRAM)。对于对于FPM DRAMFPM DRAM，输入一个行地址，其后可输入多个列地址，它们，输入一个行地址，其后可输入多个列地址，它们和行地址分别组成全地址，选中字存储单元并进行读或写操作和行地址分别组成全地址，选中字存储单元并进行读或写操作。扩展数据输出扩展数据输出DRAMDRAM（EDO DRAMEDO DRAM）可以）可以扩展输出数据的有效时扩展输出数据的有效时间间，直到，直到CASCAS再次有效为止，如图的最后一行波形再次有效为止，如图的最后一行波形以读操作为例，操作时序如图。注意，以读操作为例，操作时序如图。注意，在在FPM DRAMFPM DRAM中，中，当列地址选通信号当列地址选通信号CASCAS无效时，没有输出数据无效时，没有输出数据，见图的，见图的倒数倒数第二行波形。第二行波形。3.3.5 3.3.5 只读存储器（只读存储器（ROMROM）ROM：工作时只能快速地读取已存储的数据、而不能快速工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据。地随时写入新数据。优点：优点：最突出的特征是掉电后最突出的特征是掉电后数据不丢失数据不丢失，用于存储数字系，用于存储数字系统中固定不变的数据和程序统中固定不变的数据和程序。ROM分为分为可编程可编程PROM（Programmable ROM）和）和掩模掩模ROM(Mask ROM)。Mask ROM：数据是制造过程中写入的，可永久保存，但使：数据是制造过程中写入的，可永久保存，但使用者不能改写。用者不能改写。PROM：数据是由使用者通过编程工具写入的。：数据是由使用者通过编程工具写入的。ROM的寻址方式与的寻址方式与RAM相同，采用随机寻址相同，采用随机寻址，即用地址译，即用地址译码器选择字存储单元。码器选择字存储单元。ROM可以用双极型或单极型（可以用双极型或单极型（MOS）元件实现）元件实现。1掩模只读存储器的存储单元掩模只读存储器的存储单元 NMOSNMOS管管T T是存储元件。是存储元件。掩模只读存储器的存储单元用半导体元件的有或无表示掩模只读存储器的存储单元用半导体元件的有或无表示1或或0 制作制作NMOSNMOS管管不制作不制作NMOSNMOS管管 当当Xi=1、OE=0时，时，T T导通，位线导通，位线为低电平为低电平，G G为工作态为工作态，D DOUTOUT=1=1，存储单元记忆存储单元记忆1 1。在图在图(b)(b)中，中，T T的栅极与字线的栅极与字线X Xi i不相连。不相连。当当Xi=1、OE=0时，时，T T不导通，位线为不导通，位线为 高电平，高电平，G G为工作态，为工作态，D DOUTOUT=0=0，存储单元记忆存储单元记忆0 0。1001 在图（在图（a a）中，）中，T T的栅的栅极与字线极与字线X Xi i相连。相连。10102掩模只读存储器的结构掩模只读存储器的结构 图中地址译码器图中地址译码器输出高电平输出高电平有效有效。在存储阵列中，字线与。在存储阵列中，字线与位线的交叉处是存储单元，有位线的交叉处是存储单元，有元件为元件为1 1，无元件为，无元件为0 0 存储器的数据输出变量是数据为存储器的数据输出变量是数据为1所对应的地址变量组成的所对应的地址变量组成的最小项的逻辑和最小项的逻辑和。3.3.6 3.3.6 可编程只读存储器（可编程只读存储器（PROMPROM）用紫外光擦除紫外光擦除的EPROM 记为UV EPROM (Ultraviolet EPROM，常简记为EPROM).掩模掩模ROMROM的存储数据由制造商在生产过程中写入，对的存储数据由制造商在生产过程中写入，对系统设计者开发新产品很不方便。因此，出现了系统设计者开发新产品很不方便。因此，出现了由用户由用户写入数据的可编程写入数据的可编程ROM（PROM）可编程可编程ROM分为分为:可可改写一次改写一次的的PROM（沿用（沿用PROM的名称）的名称）可可反复改写反复改写的的EPROM(Erasable Programmable ROM)用电方法擦除的用电方法擦除的EPROM 记为记为EEPROM或或 E2 PROM (Electrical EPROM).1 1PROMPROM的存储单元的存储单元PROM的存储单元由一个的存储单元由一个NMOS管和一个熔丝组成。管和一个熔丝组成。在编程过程中，编程器产生在编程过程中，编程器产生足够大的足够大的电流注入欲写电流注入欲写0 0单单元元，烧断熔丝；，烧断熔丝；写写1 1单元则单元则不注入电流。不注入电流。正常工作时，熔丝不会被烧正常工作时，熔丝不会被烧断，因此，断，因此，保留熔丝的单元保留熔丝的单元存储存储1，烧断熔丝的单元烧断熔丝的单元存存储储0。由于烧断的熔丝不能修复，由于烧断的熔丝不能修复，故故PROM只能编程一次。只能编程一次。2个背靠背的个背靠背的PN结类型的结类型的PROM出厂时全部存储单元出厂时全部存储单元为为0。编程器使承受反向电压编程器使承受反向电压的二极管雪崩击穿，造成永的二极管雪崩击穿，造成永久短路，写入久短路，写入1。镍铬铁合金和多晶硅等效镍铬铁合金和多晶硅等效为熔丝型导线，可熔断为开为熔丝型导线，可熔断为开路。这路。这2类类PROM出厂时全部出厂时全部存储单元为存储单元为1。熔丝有熔丝有3种：镍铬铁合金、多晶硅和种：镍铬铁合金、多晶硅和2个背靠背的个背靠背的PN结。结。2 2UV EPROMUV EPROM的存储单元的存储单元可多次编程的可多次编程的EPROM必须必须采用可修复的元件。采用可修复的元件。在浮栅上注入足够的负电荷后，开启电压在浮栅上注入足够的负电荷后，开启电压增加增加，正常的栅源电，正常的栅源电压则不能使压则不能使SIMOS管导通。管导通。UV EPROM使用的可修复的使用的可修复的元件是元件是有两个栅极有两个栅极的的叠栅雪崩叠栅雪崩注入注入MOS管管(SIMOS）。）。一个栅极埋置于绝缘材料一个栅极埋置于绝缘材料SiO2中，不引出电极，称为中，不引出电极，称为浮栅浮栅。另一个叠于浮栅之上引出电极，另一个叠于浮栅之上引出电极，称为称为控制栅极控制栅极。浮栅上浮栅上未注入未注入负负电荷电荷前，前，SIMOS管的管的开启电压低开启电压低，正，正常的栅源电压可使常的栅源电压可使SIMOS 管管导通。导通。浮栅上无电荷时浮栅上无电荷时，字线高，字线高电平使电平使SIMOSSIMOS导通，等效为存储导通，等效为存储单元有元件，单元有元件，存储存储1 1；浮栅上有电荷时浮栅上有电荷时，字线高，字线高电平不能使电平不能使SIMOSSIMOS导通，等效为导通，等效为存储单元无元件，存储单元无元件，存储存储0 0。因此，因此，SIMOSSIMOS管是用浮栅上管是用浮栅上是否有负电荷来存储二值数据是否有负电荷来存储二值数据的。的。UV EPROM出厂时浮栅上无电荷。为了在浮栅上注入电荷，出厂时浮栅上无电荷。为了在浮栅上注入电荷，控制栅极和漏极对源极同时作用比正常电源电压高许多的电压控制栅极和漏极对源极同时作用比正常电源电压高许多的电压.UV EPROM的封装顶部有一个石英窗，的封装顶部有一个石英窗，紫外光可直接照射紫外光可直接照射到到SIMOS管上，照射管上，照射15到到20分钟后，浮栅上的电子获得足够的能量，分钟后，浮栅上的电子获得足够的能量，穿过穿过SiO2回到衬底中。回到衬底中。闪存亦是利用浮栅上有无负电荷利用浮栅上有无负电荷存储二值数据的，存储器结构也和ROM相同，因此，传统上归类于ROM。3.3.7 闪存（闪存（Flash Memories）但是，闪存具有较强的但是，闪存具有较强的在系统读写入能力在系统读写入能力（工作（工作时能读写），其优势是传统时能读写），其优势是传统ROM不可比的。不可比的。闪存的出现使计算机的软盘寿终正寝，闪存的出现使计算机的软盘寿终正寝，大有取代大有取代硬盘之势硬盘之势。此外，闪存在掌上电脑、手机、数字。此外，闪存在掌上电脑、手机、数字照相机等消费电子设备中应用广泛。照相机等消费电子设备中应用广泛。1 1闪存的存储单元闪存的存储单元 闪存闪存MOS管：与管：与SIMOS 相似，相似，但有但有2点不同：点不同：闪存闪存MOS管的擦除和注入电压小。管的擦除和注入电压小。二是二是闪存闪存MOS管的源极和漏极的管的源极和漏极的N+区区不对称不对称，漏区小，源区大；，漏区小，源区大；浮栅与浮栅与源区交叠，源区交叠，形成比形成比EEPROM的隧道的隧道MOS管管更小的隧道区更小的隧道区。由于存储阵列的闪存由于存储阵列的闪存MOS管的源极全部连接在管的源极全部连接在一起，利用隧道效应，可以实现众多存储单元一起，利用隧道效应，可以实现众多存储单元的批量擦除。的批量擦除。一是一是浮栅与衬底间的浮栅与衬底间的SiO2厚度厚度不同，不同，SIMOS厚（厚（3040nm）,闪存闪存MOS管薄（管薄（1015nm）；）；2 2闪存的特点和应用闪存的特点和应用理想的存储器具有大容量、非易失、在系统读写能力、较高的理想的存储器具有大容量、非易失、在系统读写能力、较高的操作速度和低成本等特点。操作速度和低成本等特点。ROM、PROM、UV EPROM、EEPROM、SRAM和和DRAM，在前述的某些方面各具有一定优势。在前述的某些方面各具有一定优势。只有闪存综合具有理想存储器的特点，只是在写入速度方面比只有闪存综合具有理想存储器的特点，只是在写入速度方面比SRAM和和DRAM差差。存储器非易失高密度单管存储单元在系统写入写速度*闪存YESYESYESYES较快SRAMNONONOYES最快DRAMNOYESYESYES快MASK ROMYESYESYESNOPROMYESYESYESNOUV EPROMYESYESYESNOEEPROMYESNONOYES最慢*写入速度是与写入速度是与SRAM比较的。比较的。3.4 MOS集成电路基础集成电路基础基本电路结构：基本电路结构：MOS器件结构器件结构基本电路结构：基本电路结构：CMOS基本电路结构