2020年数字电路实验指导书.pdf

数字电路实验指导书文档仅供参考,.、,、,1、,1、，；、1、；、1、,7、，e7j*，；、7.、,7、，7.、r2j*”71、.2、*2.*、r j *.2、*.、,1卜、，*；、,、7、，7.、r j ”71、2.、.、，r7l e7j*r7j ,7、71、.、7*、71、*2；、71、e j *1；、*71*、2*,.、，.卜J、，%；、e l 2；、*,：、r i*；、；、,1、,.、,.、*、.、1、,；、.、*1；、*,；、*，2,、；、eYj*w*，f：、，%；、&*.、.、r*j2 ,；、1Y、,*Y；、*1f、r j edj .、，J、1、*.2、*r*j2 ,%2；、*5 ,71、，.、*2 2 *2 *2*、X*2*KY*2*2 1 2 *t 1*1*2*1 2 *2 *J .2 *2 *.J J、,；、,1、,、,1、,.、,、，J、，；、,1、,.、，；、,1、,；、；、1、；、1 W ；、,；、,、1、；、；、1、.、,卜；、e l ,1、,.、,、,、；、,1、1、；、,1、.、；、r i*,；、数 字 电 路实 验 指 导 书广东技术师范学院天河学院电气工程系文档仅供参考目 录实验系统概术.3一、主要技术性能.3二、数字电路实验系统基本组成.4三、使用方法.12四、故障排除.13五、基本实验部分.14实验一 门电路逻辑功能及测试.14实验二 组合逻辑电路（半加器全加器及逻辑运算）.18实验三译码器和数据选择器.43实验四 触 发 器（一）R-S,D,J-K.22实验五时序电路测试及研究.28实验六 集成计数器161（设计）.30实验七 5 5 5 时基电路（综合）.33实 验 八 四 路 优 先 判 决 电 路（综 合）.43附录一 DSG-5B型面板图.45附录二 DSG-5D3型面板图.47附录三常见基本逻辑单元国际符号与非国际符号对照表.48附录四半导体集成电路型号命名法.51附录五集成电路引脚图.54文档仅供参考实 验 系 统 概 述本实验系统是根据当前中国“数字电子技术教学大纲”的要求，配合各理工科类大专院校学生学习有关“数字基础课程，而研发的新一代实验装置。”配上Lattice公司isplslO32E可完成对复杂逻辑电路进行设计，编译和下载，即可掌握现代数字电子系统的设计方法，跨入EDA设计的大门。一、主要技术性能1、电源：采用高性能、高可靠开关型稳压电源、过载保护及自动恢复功能。输入：AC220V10%输出：DC5V/2ADC12V/0.5A2、信号源：文档仅供参考(1)单脉冲：有两路单脉冲电路采用消抖动的 R-S电路，每按一次按钮开关产生正、负脉冲各一个。(2)连续脉冲：10路固定频率的方波1Hz、10Hz、100Hz lKHz 10KHz 100KHz 500KHz、lMHz 5MHz、lOMHzo(3)一路连续可调频率的时钟，输出频率从lKHz-100KHz的可调方波信号。(4)函数信号发生器输出波形：方波、三角波、正弦波频 率 范 围：分 四 档 室 2Hz20H z、20Hz200HZ、200Hz2KHZ、2KHz20HZ。3、16位逻辑电平开关(K0K15)可输出“0”、“1”电平同时带有电平指示，当开关置“1”电平时，对应的指示灯亮，开关置“0”电平时，对应的指示灯灭，开关状态一目了然。4、1 6 位电平指示(L0L15)由红、绿灯各16只 LED及驱动电路组成。当正逻辑“1”电平输入时LED红灯点亮，反之LED绿灯点亮。5、数字显示(LED1LED8)文档仅供参考(1)LED1-LED6是由二 十进制七段译码器CD4511与相应的共阴LED数码管，在每一位译码器的四个输入端A、B、C、D面板设计对应为8、4、2、1输入四位00001001之间的代码数码管即显示同09的十进制数字。(2)LED7LED8两位七段显示器，段码a、b、c、d、e、f、g、h七段经IK电阻到输入插孔。6、小喇叭及驱动电路。提供时钟报进、报警、音乐用等发声装置。7、内置IK、10K、100K电位器，可作为调电压输出用。8、有四组BCD码拨码盘，可产生四组BCD码数字信号。9、内置10MHZ数字式频率计。用作频率测量。10、开放式实验区(1)提供锁紧插座14芯2只、16芯3只、2 0芯3只、4 0芯2只用于扩展实验，如A/D或D/A 等。11、可编程逻辑器件电路实验文档仅供参考可 配 装 Lattice EDA-1032E 或 AlteraEDA-10K10下载板，进行大规模数字电子系统设计实验。二、数字电路实验系统基本电路组成1、系统布局图1：为实验仪布局图2、电源实验系统所配电源有四路，一路为+5V/3A,另两路为12V/0.5A。电源部分由电源线、电源插座、交流220V电源带灯开关和开关电源组成。电源插座和电源开关装在机箱的后面，电源插座内带有可更换的保险丝管。开关电源装在机箱内，具有短路保护、过载保护及自动恢复功能，该电源可靠性高，抗短路能力强。3、时钟电路实验系统配有10路精确的时钟：1Hz、10Hz、100Hz、lKHz 10KHz 100KHz 500KHz、lMHz5MHz、lOMHzo 10M Hz时钟由石英晶体振荡器产生，精确度高。其余9路时钟由10MHZ时钟源经74HC390分频后产生。文档仅供参考如图所示IOMHZ5MHZIMHZ50UKIIZIOOKHZIOKHZIKHZIOOHZ 100Hz 10Hz 1Hz 方波信号，见图2-9Bo4MHz 2MHz 1MHzE2-9B（5B 型）12、时序发生器及启停电路时序发生器及启停电路如图2-10,MF为时钟输入端，时钟频率可从1MHz、lOOKHz中选择1个连接。KB开关为单拍和连续输出时序信号选择开关，当开关往上拨时，输出单拍的时序信号；当开关往下拨时，输出连续的时序信号。时钟选择信号的出厂连接为1MHz。图2/0。13、连续可调脉冲文档仅供参考采用双时基电路和由工关KA切换经过电位器调节经双二进制加法计数器产生lHz5KHz连续可调方波，另一组为4 路固定频率方波，频率为200KHz、100KHz 50KHz、25KHz,见图 211。文档仅供参考图 2-1 0 （5B 型）图 2-1 1 （5B、5D 型）14、小喇叭及驱动电路文档仅供参考图 2-12 （5D3 型）这部分由可控振荡电路、喇叭和驱动电路组成。如图所示。当 D J 1 用短路片接通时，它是一个声源，可做报警或报时使用。如果“K O N G Z H I”插孔接高电平，则振荡电路输出频率为2 K H z 左右的方波,驱动喇叭鸣叫。当控制插孔接低电平时，振荡电路输出为低电平，喇叭不鸣叫。当 DJ1开路时，可 从“IN”插孔向喇叭的驱动三极管基极送一定频率的方波信号，直接控制喇叭按希望的频率变化发声，供音乐实验用。15、可编程逻辑器件电路实验实验系统右上角可按装一块600门的P L D 芯文档仅供参考片，isplslO32E 下 载（EDA-1032）,用户使用ispEXPERT软件设计的软件设计的软件逻辑经过1032E模块板其下边的ISP接口下载到PLD芯片中，成为硬件逻辑电路。用户在下载完PLD配置数据后，可用导线将PLD芯片与周围有关的输入电路，输出电路、控制电路相连，从而来验证所设计的逻辑是否正确。如果有错误或需修改逻辑功能，能够很方便地重新设计、编译和下载，真正 达 到“硬 件 设 计 软 件 化”的 目 标。经过ispEXPERT软件的学习和使用，也可掌握现代数字电子系统的设计方法，跨 入ED A设计的大门。（DSG5B、5D2 型、5D3 型）。Lattice ilplslO32E EDA-1032E（ABEL语言）Altera EPFlOklO EDA-10K10（VHDL语言）三、使用方法：1、将标有220V的电源线杆入市电杆座，接通开关，面板指示灯亮，表示实验器电源工作正常。2、连接线：本实验器采用叠杆式专用杆接线,文档仅供参考连接牢固可靠，且可一点叠杆，杆入后按顺时针方向旋转2 0-3 0度即锁紧，不要过于用力，以免打入太紧不易拆除，拨出时按逆时针旋转。注意：拨出时不要直接拉导线，以免损坏导线。3、I C杆入杆座前应调整好双列引脚间距，注意I C芯片的缺口方向，仔细对准杆座缺口后均匀压入。拔出时需用螺丝刀从两边轻轻翘起。4、面板上I C杆座均未接电源，实验时应按杆入I C的引脚接好相应的电源线才能正常工作。5、实验前应先阅读指导书，在断开电源开关的状态下按实验线路接好连接线，检查无误后再接通主电源。6、实或时，应根据导线的长度，合理使用，不要用太长的导线，并尽量把各种颜色的导线配合使用，当需要更改接线或元器件时，应当关断电源开关，插错或多余的线要拔去，不能一端杆在电路上，另一端悬空，防止碰到其它电路元件上。7、实验完毕整理数据，经指导老师同意后，可关断电源拔出电源插头，拆除连线，并整理好放在实验器内。四、维护及故障排除1、维护（1）防止撞击跌落（2）用完后拨下电源插头，并关闭机箱，防止灰小 型物出入知钻（3）Zh次使用后法能发生连接线内部接触不良或断开的故障，当实验连接发生故障时应检查连线。文档仅供参考2、故障排除(1)电源无输出：实验箱电源插座内初级接有1.5 A 熔断器。当输出短路或过载时有可能烧断熔断管，如烧断，需更换同规格熔断管。(2)信号源、电源、线路区部分异常如元器件有发烫、异味、冒烟、若发现应立即关断电源，保持现场加报告指导老师，找出原因，排除故障，经指导老师同意后再继续实验。注意：打开实验板时必须拨下电源插头！实验一门电路逻辑功能及测试一、实验目的1 .熟悉门电路逻辑功能2.熟悉数字电路实验仪及示波器使用方法二、实验仪器及材料1 .双踪示波器2.器件7 4 L S 0 0 二输入端四与非门 2片7 4 L S 20 四输入端双与非门 1片7 4 L S 8 6二输入端四异或门1文档仅供参考片7 4 L S 0 4 六反相器 1片三、预习要求1 .复习门电路工作原理及相应逻辑表示式。2.熟悉所用集成电路的引线位置及各引线用途。3.了解双踪示波器使用方法。四、实验内容实验前按实验仪使用说明先检查电源是否正常。然后选择实验用的集成电路，按自乌设计的实验接线图接好连线，特别注意Vc c 及地线不能接错。线接好后经实验指导教师检查无误方可通电实验。实验中改动接线须先断开电源，接好线后再通电实验。L测试门电路逻辑功能(1).选用双四输入与非门7 4 L S 20 一只，插文档仅供参考入 1 4 P 锁紧插座上按图L 1 接线、输入端接K-K1 6（电平开关输出插口），输出端接电平显示发光二极 管（L L i 6 任意一个）（2）.将电平开关按表1.1 置位，分别测输出电压及逻辑状态。表1.1X谿r19ARVnUUUiTnUnuRTTnnnRTTTnnRTTTTnR2.异或门逻辑功能测试L F H 3 A9=1图 1.2（1）.选二输入四异或门电路7 4 L S 8 6,按图1.2接线，输入端1、2、4、5接电平开关，输出文档仅供参考端 A、B、Y 接电平显示发光二极管。(2).将电平开关按表1.2置位拨动，将输出结果填入表中。表 L 2输入山ADVV由LLLLLLL0HLLLHLH5HHLLLLL0HHHLLHH5HHHHLLL0LHLHHHL03、逻辑电路的逻辑关系(1).用7 4 L S 0 0、按图L 3,1.4 接线,将输入输出逻辑关系分别填入表1.3、表 1.4中，蝙 入 蛉A R Y文档仅供参考表 1.31.4逻辑表示式。4.逻辑门传输延迟时间的测量。用六反相器（非门）按图1.5 接线，输入l O O K H z连续脉冲，用双踪示波器测输入、输出相位差，文档仅供参考计算每个门的平均传输延迟时间的t p d 值。JLTL,s_n_n_-n_TLSH 2453&S26Y图1.55 ,利用与非门控制输出。图1.6用一片7 4 L S 0 0 按图1.6 接线，S 接任一电平开关，用示波器观察S 对输出脉冲的控制作用。6 .用与非门组成其它门电路并测试验证。(1)、组成或非门。用一片二输入端四与非门组成或非门Y=A-B A B=A B画出电路图，测试并填表1.5表1.5表 L 6a 2 k 、士A 11AcTTAT1T八文档仅供参考1fXirr rciirr(2).组成异或门(a)将异或门表示式转化为与非门表示式。(b)画出逻辑电路图。(c)测试并填表1.6 o五、实验报告1 .按各步骤要求填表并画逻辑图。2.回答问题：(1)怎样判断门电路逻辑功能是否正常？(2)与非门一个输入接连续脉冲，其余端什么状态时允许脉冲经过？什么状态时禁止脉冲经过？(3)异或门又称可控反相门，为什么？文档仅供参考实验二组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1.掌握组合逻辑电路的功能测试。2.验证半加器和全加器的逻辑功能。3 .学会二进制数的运算规律。二、实验仪器及材料器件7 4 L S 00 二输入端四与非门 3片7 4 L S 8 6 二输入端四异或门 1片7 4 L S 5 4 四组输入与或非门 1片三、预习要求1.预习组合逻辑电路的分析方法。2.预习用与非门和异或门构成的半加器、全加器的工作原理。3.预习二进制数的运算。文档仅供参考四、实验内容1.组合逻辑电路功能测试。GS图2.1(1).用2片7 4 L S 00组成图2.1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。(2).图中A、B、C接电平开关，匕，丫2接发光管电平显示。(3).接表2.1要求，改变A、B、C的状态填表并写出匕，丫2逻辑表示式。(4).将运算结果与实验比较。文档仅供参考表2.1输 入输 出ABCY1丫20000010111111101001010102.测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。根据半加器的逻辑表示式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可有一个集成异或门和二个与非门组成如图2.2o文档仅供参考图2.2(1).在实验仪上用异或门和与门接成以上电路。A、B接电平开关K,Y,Z接电平显示。(2).按表2.2要求改变A、B状态，填表。表2.2输入端A0101B0011输出端YZ3.测试全加器的逻辑功能。(1).写出图2.3电路的逻辑表示式。(2).根据逻辑表示式列真值表。(3).根据真值表画逻辑函数SC的卡诺图。文档仅供参考Y=Z=Xi=X2=X3=Si=Ci=图2.3(4).填写表2.3各点状态Ci=表 2.3AiBiCi-1YZXix2x3SiCi000010100110001文档仅供参考011101111（5）按原理图选择与非门并接线进行测试，将测试结果记入表2.4,并与上表进行比较看逻辑功能是否一致。4.测试用异或、与或和非门组成的全加器的逻辑功能。全加器能够用两个半加器和两个与门一个或门组成，在实验中，党用一块双异或门、一个与或非门和一个与非门实现。（1）.画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表示式。（2）.找出异或门、与或非门和与门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。（3）.当输入端4、B i及C i为下列情况时,文档仅供参考用万用表测量S i 和 C i 的电位并将其转为逻辑状态填入下表。表 2.4展BiCi-iCiSi000010100110001011101111五、实验报告1.整理实验数据、图表并对实验结果进行分析讨论。2.总结组合逻辑电路的分析方法。文档仅供参考实验三译码器和数据选择器一、实验目的1.熟悉集成译码器。2.了解集成译码器应用。二、实验仪器及材料1.双踪示波器2.器件 7 4 L S 13 9 2-4 线译码器1 片7 4 L S 15 3 双 4 选 1数据选择器1 片7 4 L S 00 二输入端四与非门1 片三、实验内容一 1.译码器功能测试将 7 4 L S 13 9 译码器按图10.1 接线，按表10.1输入电平分别置位，填输出状态表表 10.174LS139图 10.12.译码器转换文档仅供参考将双2-4 线译码器展换汨3f 线译码器。画出转换器电路图。H.(2)在实验器上接线异验母设4是否正确。(3)设计并填写该3理禧喇朝能表，二出输入、输出波形。3.数据选择器的测试及应用(1).将双4 选 1数据选择器7 4 L S 15 3 参照10.2接线，测试其功能并填写功能表。(2).将实验仪脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器4个输入端，将选择端置位，使输出端可分别观察到4 个不同频率脉冲信号。(3).分析上述实验结果并总结数据选择器作用。四、实验报告1.画出实验要求的波形图。2.画出实验内容2、3的接线图。3 .总结译码器和数据选择的使用体会。表 10.2选择端数据输入端输出控制输出B AC oC1C2 C3GYX XX X XXHLL LL X XXLLL LH X XXLHL HX L XXLLL HX H XXLH文档仅供参考文档仅供参考实验四触发器（一）R-S,D,J-K一、实验目的1.熟悉并掌握R-S,D,J-K 触发器的构成,工作原理和功能测试方法。2 .学会正确使用触发器集成芯片。3 .了解不同逻辑功能F F 相互转换的方法。二、实验仪器及材料1 .双踪示波器2 .器件 7 4 L S 0 0 二输入端四与非门7 4 L S 7 4双 D 触发器7 4 L S 1 1 2双 J-K 触发器三、实验内容1.基本R-S F F 功能测试:文档仅供参考两个TTL与非门首尾相接构成的基本R-SFF的电路如图3.1所示。(1)试按下面的顺序在Sd,Rd端加信号：S d=0 R d=lS d=l R d=lSd=lSd=lRd=0Rd=l观察并记录F F的Q、4端的状态，将结果填入下表3.1中，并说明在上述各种输入状态下，FF执行的是什么功能？表3.1sdRaQQ逻辑功能文档仅供参考01111011(2)Sd端接低电平，Rd端加脉冲。文档仅供参考74LS73 双 J-K触发器（带清除、负触发）74LS74双D触发器（带置位、复位正触发）7475四位双稳态锁存器DATA IHPUTS7485 74HC8574LS85 74HCT8574F8574S8574LS1I274A LSII274S11274F11274A si1274HCII274HCT11274LS85四位数字比较器74LS86两输入端四异或门74LS112双 J-K主从触发器（带数据锁定）74LSI26741327 a s i 3274SI3274FI3274HC13274HCTI3274LS121单稳态多谐振荡器74LS126三态输出的四总线缓冲器74LS132二输入端四与非施密特触发器1GENABLESENECT DATA CUTPUTS74LS139 74HC13974S139 74HCT13974ALS139 40H l3974AS13974F139P O P P IE，一.嗯:VCC OU PUT OA 06 OC|l6 15 l4 l3|l2ENABLE00 Y LOAD74LS139二线4线译码器7 4 s l 5374S15374ALs15374AS15374HCT15340H15374LS153双四选一数据选择器 I T/CLEAR CLOCX A BDATA74160-16374LS16O-16374ALS16O-16374F16O-I83C D ENABLE GX)-*PINPUTS7 4 s l8 2-16374HC16O-16340H16O-16374HCTI9O-1837415163可预置四位二进制计数器文档仅供参考(4)连接R d W d 并加脉冲。记录并观察(2)、(3)、(4)三种情况下，Q,G 端的状态。从中你能否总结出基本R-S F F 的Q 或G端的状态改变和输入端Wd、R d 的关系。(5)当Wd、A d 都接低电平时，观察Q、Q端的状态。当Wd、R d 同时由低电平跳为高电平时，注意观察Q、Q 端的状态，重复3 5 次看Q、Q 端的状态是否相同，以正确理解“不定”状态的含义。2.维持-阻塞型D 触发器功能测试双 D型正边沿维持-阻塞型触发器7 4 L S 7 4 的逻辑符号如图3.2 所示。图中、R d 端为异步置1 端，置 0端(或称异步置位，复位端)。C P 为时钟脉冲端。文档仅供参考试按下面步骤做实验：1(1)分别在Qd、Rd别端加低电CP二二；二sd F平，观察并记录Q、Q 端的状态。【图3.2 DFF逻辑符号(2)令Rd、R d 端为高电平，D 端分别接高,低电平，用点动脉冲作C P,观察并记录当C P 为 0、t、l、I 时 Q 端状态的变化。(3)当W d =市产1、C P=0 (或 C P=1),改变 D端信号，观察Q 端是否变化？整理上述实验数据，将结果填入下表3.2中。(4)令W d =L将 D和G 端相连，C P加连续脉冲，用双踪波器观察并记录Q相对于C P的波形。表 3.2q五dCPD6on+1n1VY1nVVVnnVVV1150n1文档仅供参考111013 .负边沿J-K 触发器功能测试双边J-K 负边沿触发器7 4 L S 1 1 2 芯片的逻辑符号如图3.3 所示。自拟实验步骤，测试其功能，并将结果填入表 3.3中。图 3-3 J-KFF逻辑符号若令尸K=1 时，C P 端加连续脉冲，用双踪示波器观察Q C P 波形，和 D F F 的D 和G 端相连时观察到的Q 端的波形相比较，有何异同点？4 .触发器功能转换文档仅供参考（D.将D触发器和J-K触发器转换成T触发器，列出表示式，画出实验电路图。（2）.接入连续脉冲，观察各触发器C P及Q端波形。比较两者关系。（3）.自拟实验数据表并填写之。表3.3R dC PTKQ non+1nVVVV1nVVVV00XXXX1100n111工01n111T10n111工11n1四、实验报告1 .整理实验数据并填表。2 .写出实验内容3、4的实验步骤及表示式。3 .画出实验4的电路图及相应表格。文档仅供参考4.总结各类触发器特点。文档仅供参考7 4 IS7 3 双 J -K触发器（带清除、负触发）7 4 L S7 4 双 D触发器（带置位、复位正触发）7 4 7 5 四位双稳态锁存器DATA INPUTSINPUTS、*-.CASCADE INPUTS OUTPUTS74as74LS8574F8574SS574HC8574HCTS574LSH274ALSII274SI1274F11274AS11274HC1I274HCT1127 4 L S8 5 四位数字比较器7 4 L S8 6 两输入端四异或门7 4 1 2 双 J-K主从触发器（带数据锁定）7CSI3274HCTI3274SI3274H 327 4 L S1 2 1 单稳态多谐振荡器7 4 L S1 2 6 三态输出的四总线缓冲器7 4 L S1 3 2 二输入端四与非施密特触发器IA IB IYO IT1 1Y2 1Y3 GNOSEJiECT DATA OUTPUTS STROM AVCC 2G SELECTDATA INPUTS8741sl 3974313974ALs13974Asi3974H 3974HCJ3974HCT13940Hl39STROBE B 一10 SaECT741537 a s i5374sl53DATA INPUTS74F15374ALs15374Asi53GNO74HC15374HCT1534W153CLEAR CLOCX A 8 C D ENABLE GND-，一 PDATA INPUTS7 4 g l 6374LS16O-I6374ALS160-18374F16O-I83745162-16374HCI60-IW40Hle0-16374HCT18O-1837 4 1 5 1 3 9 二线4 线译码器7 4 L S1 5 3 双四选一数据选择器7 4 L S1 6 3 可预置四位二进制计数器实验五时序电路测试及研究一、实验目的文档仅供参考1 .掌握常见时序电路分析，设计及测试方法。2 .训练独立进行实验的技能。二、实验仪器及材料1 .双踪示波器2 .器件 7 4 L S7 32 片7 4 L S1 7 51 片7 4 L S1 01 片7 4 L S0 01 片三、实验内容1.异步二进制计数器(1).按图5.1 接线。双 J K触发器四D 触 发 器三输入端三与非门二输入端四与非门图5.1(2).由 C P 端输入单脉冲，测试并记录Q?Q4端状态及波形。(3).试将异步二进制加法计数改为减法计数,参考加法计数器，要求实验并记录。2.异步二一十进制加法计数器文档仅供参考(1).按图5.2 接线。QA、QB、QC、QD4个输出端分别接发光二极管显示，C P 端接连续脉冲或单脉冲。(2).在 C P 端接连续脉冲，观察C P、QA、QB、Q c 及QD的波形。(3).画出C P、QA QB、Q c 及QD的波形。74LS73 x 2 74LS00图 5.23.自循环移位寄存器一一环形计数器。(1).按图5.3 接线，将 A、B、c、D置为1 0 0 0,用单脉冲计数，记录各触发器状态。A、-B-V-C-D接发光二极管图5.3改为连续脉冲计数并将其中一个状态为“0”的触发器置为“1”(模拟干扰信号作用的结果)，观察计数器能否正常工作。分析原因。(2).按图5.4接线，与非门用7 4 L S1 0 三输入端三与非门重复上述实验，对比实验结果，总结关于自启动的体会。文档仅供参考Q B C y接 发 最 极 管图5.4四、实验报告1.画出实验内容要求的波形及记录表格。2.总结时序电路特点。文档仅供参考实验六 集成计数器1 6 1（设计）一、实验目的1 .掌握计数器的工作原理及电路组成。2 .测试集成电路7 4 L S1 6 1 四位二进制递加计数器。二、实验仪器及材料1、7 4 L S1 6 1 1 片诃 因 面 而 i n n n 同回2、化匕胪。Q1 02历 1 片_ 74LS160/161二、实 Do D1 D2 D3CTvGnd同 寡 限 褥 匾 需 褊 钟 端 均 应 接 同 一个时钟脉冲源，各触发器如要翻转，应在时钟脉冲作用下同时翻转，因此时钟端不能再由其它触发器来控制。集成计数器7 4 LS 1 6 0/1 6 11、管脚图：文档仅供参考2、功能表:表 5-11，74LS160/161 功能表CLRTDCPCTTCTf功能0XXXX10fXX11f1111X0X11XX0文档仅供参考3、设计举例774LS 制 世 数 器。反馀置数法。3 Q Q。0LD74LS161I DCTrCTp殳5 Q D Do1CP文档仅供参考反馈复位法文档仅供参考四、实验内容1、利用7 4 LS 1 6 1 构成模四、模五、模六、模七、模八、模九、模十、模十一、模十三、模十四计数器，用两种方法实现即反馈置数法和反馈复位法。2、两人一组从模四到模十四选一组进行设计，画出实验电路图、在实验箱搭建电路，验证设计是否正确。五、实验报告L 写出设计过程，画出实验电路图。2 .整理实验结果。3 .体会与建议。文档仅供参考实验七555时基电路（综合）一、实验目的1.掌握555时基电路的结构和工作原理，学会对此芯片的正确使用。2.学会分析和测试用555时基电路构成的多谐振荡器，单稳态触发器，R-S触发器等三种典型类型。二、实验仪器及材料1.示波器2.器件文档仅供参考电路2只2只若干一只N E 5 5 6,（或 LM 5 5 6,5 G 5 5 6 等）1 片二 极 管 I N电 位 器 2 2 K电 阻、电扬 声双时基4 1 4 81 K容器三、实验内容1.5 5 5 时基电路功能测试本实验所用的5 5 5 时基电路芯片为N E 5 5 6,同一芯片上集成了二个各自独立的5 5 5 时基电路，图中各管脚的功能简述如下：T H 高电平触发端:当T H 端电平大于2 /3 V c c,输出端O U T 呈低电平，D I S 端导通。T R 低电平触发端:当血 端电平小于1 /3 V c c时，O U T 端呈现懑电平，D I S 端关断。员复位端：R=0,O U T 端输出低电平，D I S 端导通。V C 控制电压端：V C 接不同的电压值能够改变文档仅供参考T H,TR的触发器电平值。D I S 放电端：其导通或关断为R C 回路提供了放电或充电的通路。O U T 输出端:T HT RO U TD I SXXLL导通23V c c1-V c cHL导通2V c c1 V c c0H原状态原状态23V c c1 V c coHH关断芯片的功能如表1 2.1 所示，管脚如图1 2.1 所示,文档仅供参考功能简图如图12.2所示。(1)按 图1 2.3接线，可调电压取自电位器分压器。(2)按表L 2项测试其功能并记录。2.555时基电路构成的多谐振荡器电路如图12.4所示。文档仅供参考图7.1 时 基电 路556管 脚 图图7.3测试接 线图图7.4多谐振荡器电器(1).按图接线。图中元件参数如下:R i=1 5 KR2=1 5 KQCI=O.0 3 3F文档仅供参考C2=0.1 u F(2).用示波器观察并测量OUT端波形的频率。和理论估算值比较，算出频率的相对误差值。(3).若将电阻值改为R】=15KQ,R2=10KQ,电容C不变，上述的数据有何变化？(4).根据上述电路的原理，充电回路的支路是 R R G,放电回路的支路是R2G,将电路略作修改，增加一个电位器Rw 和两个引导二极管，构成图 12.5 所示的占空比可调的多谐振荡器。其占空比q 为 q二 赢改变R w 的位置，可调节q 值。合理选择元件参数(电位器选用2 2 K Q),使电路的占空比0.2,调试正脉冲宽度为0.2ms。调试电路，测出所用元件的数值，估算电路文档仅供参考的误差。3.555构成的单稳态触发器摩1 7 A 占 事 出 前 调 的 名 谐 振 荡 罂 由 跑(1).按图 12.6 接线，图中 R=10KQ,C1=O.01uF,%的频率约为10KHZ左右的方5 J踪示波器观察OUT端相对于的波形nRF o-TH O U T出脉冲的宽度Two(2).调 节V1的频率，分析并记。荏心S 即0OUT端波形的变化。亍Uout ot5Vx(3).若想使Tw=10uS,怎样调整电路?测出文档仅供参考此时各有关的参数值。4.5 5 5 时基电路构成的R S 触发器(1).先令V C 端悬空，调节R、?端的输入电平值，观察V o 的状态在什么时刻由0 变为1,或由1 变为 0?测出V。的状态切换时，R、端的电平值。(2).若要保持！。端的状态不变，用实验法测定R、W 端应在什么电平范围内？整理实验数据，列成真值表的形式，和 R S FF比较，逻辑电平，功能等有何异同。(3).若在V C 端加直流电压V c v,并令V c v 分别为2 V,4 V 时,测出此时V o 状态保持和切换时R、S 端应加的电压值是多少?试用实验法测定。5.应用电路图 1 2.8 所示用5 5 6 的两个时基电路构成低频对文档仅供参考高频调制的救护车警铃电路。(1).参考实验内容2 确定图中未定元件参数。(2).按图接线，注意扬声器先不接。(3).用示波器观察输出波形并记录。(4).接上扬声器，调整参数到声响效果满意。型6 N 0 V C 1 V C 2W0咛 工 c-p,w*-图 7.8用时基6.时基电路使用说明5 5 6 定时器的电源电压范围较宽，可在+5+1 6 V 范围内使用(若为C M O S 的 5 5 5 芯片则电压范围在+3+1 8 V 内)电路的输出有缓冲器，因而有较强的带负载能力，双极性定时器最大的灌电流和拉电流都在文档仅供参考200mA左右，因而可直接推动TTL或CMOS电路中的各种电路，包括能直接推动蜂呜器等器件。本实验所使用的电源电压Vcc=+5Vo四、实验报告1.按实验内容各步要求整理实验数据。2.画出实验内容3和5中的相应波形图。3.画出实验内容5最终调试满意的电路图并标出各元件参数。4.总结时基电路基本电路及使用方法。文档仅供参考实 验 八 四路优先判决电路（综合）一、实验目的1、掌握D 触发器，与非门等数字逻辑基本电路原理及应用。2、练习分析故障及排除故障能力。二、实验仪器及材料7 4 L S 0 0、7 4 L S 2 0、7 4 L S 1 7 5、N E 5 5 5、音乐片各 1 片按键开关 4只双刀双位开关 1 只电阻、电容 若干只三、预习要求1、认真阅读本实验说明，分析电路工作原理。2、在图3 2 中标注管脚号，拟定实验步骤。四、实验说明实验电路如图3 2 所示。优先判决电路是经过逻辑电路判断哪一个预定状态优先发生的一个装置，可用于智力竞赛抢答及测试反应能力等。K o-%为抢答人所用按钮，L 0 L 3 为抢答成功显示，同时扬声器发声。文档仅供参考工作要求：1、控制开关在“复位”位置时，K。-%按下无效。2、控制开关打到“启动”位置时：A、K。-“无人按下时LED不亮，扬声器不发声。B、Ko-”有一个按下，对应LED亮，扬声器发声。其余K开关再按则无效。3、控制开关S c打 到“复位”时，电路恢复等待状态，准备下一次抢答。五、实验内容1、按图正确接线，按预习拟定的实验步骤工作。2、按上述工作要求测试电路工作情况。（至少4次，即Ko-及各优先一次）3、对应预习原理分析电路工作状态并测试。如电路工作不正常，自行研究排除。附注：KD128为门铃音乐集成电路，其4脚为高电平时发声，声音有“叮咚”等声。亦可用其它音乐电路或蜂鸣器等作声响元件。文档仅供参考实验箱接线图:逻辑电平开关O4逻辑电平开关65逻辑电平开关O12逻辑电平开关O-74LS175112-23344。二Q。-。_。_。inmlmw82376101115149 1 2逻辑电平开关（拨下复位，拨上启动）LED电平指示4=1-ILD1LED电平指示CZ1-|LD2LED电平指示4ZZ1-LD3LED电平指示-_nLD474LS204 5LED电平指示1441074LS0041 5-单_ I 0.luF-j.rKcc+5VKD128J-o%C+5Vl 0lo KJ1 5K石 100P文档仅供参考附录一l ol K1SP牛中中中K2 K3 K4 K5 K6 令 中K7 K8 K9 K10逻辑电平开关Ztx z t Zf7 X fz|7 p/xpz vfz0Kll K12 K13 K14 K15 K16SWNO；中DSG-5BdolI XqJlnDsais0T?中SSSD S（；-5 D 3型 数 宇 迈 辑 电 路 实 验 仪文档仅供参考附录三常见基本逻辑单元国标符号与非国标符号对照表电路类型国 标 符 号非 国 标 符 号说 明与 门F-A B C或 门F-4+B+C非 门A F A F一 不与非门ABC&F2OHZAFABC与非驱动器AB&00-FFAB符号表示具有放大能力或非门a3一F=A+B+C异或门F=M+4 B施 8同或门WEF=X 已+AB A Q B文档仅供参考续表电路类型国 标符 号非 国 标 符 号说明与非门（三态输出）A C一A一B一C F符号经表示开始输出（七型）如 NPN开集电极.N 沟道开话极等.与或非门卜a+1-FaF A B+C D与或非门（可扩展）!&F|卜1rF工行为扩展输入.国标符号用E 标注与或扩展器目目X X工标。符为号扩用展E输标注出.国RS触发器-S-R卜K5一-且Q一 一 高电平触发D 触发器-I D-C 1Pc R仁上升沿触发D 触发器（带琬T和消除）卦D C P-1 QDcue人PR-D Q Q -L上升沿触发S为异步量位端R 为异步清除*以上国标符号符合中华人民共和国国家标准GB 4 7 2 8.1 2-8 5.该标准自1990年元月1日起实行.文档仅供参考附录四半导体集成电路型号命名法一、国 际(G B 3 4 3 0-8 9)集成电路命名法集成电路器件型号由5个部分组成，