微机原理与接口技术-chapter5.ppt

微机原理与接口技术第五章 半导体存储器何小海、严华主编何小海、严华主编科学出版社科学出版社主要内容n n 概述（分类、性能、分层、组成等）n n 读写存储器n n 只读存储器n n 存储器与微处理器的连接n n 高速缓存Cachen n 虚拟存储器1.概述n n 存储器是计算机系统中必不可少的组成部分。1.1 半导体存储器的分类n n 按制造工艺n n双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大n nMOSMOS型：速度慢、型：速度慢、集成度高集成度高、功耗低功耗低n n 按使用属性n n随机存取存储器随机存取存储器RAMRAM：可读可写可读可写、断电丢失、断电丢失n n只读存储器只读存储器ROMROM：正常只读、：正常只读、断电不丢失断电不丢失 分类框图半导体存储器随机存储器RAM只读存储器ROM其它存储器SAM,Flash双极型RAMMOS型RAM静态RAM动态RAM掩模式ROMPROMEPROME2PROM组合RAM1.1.1 读写存储器RAM组成单元 速度集成度 应用SRAM触发器 快 低 小容量系统DRAM极间电容 慢 高 大容量系统NVRAM带微型电池 慢 低 小容量非易失1.1.2只读存储器ROMn n掩膜掩膜ROMROM：信息制作在芯片中，不可更改：信息制作在芯片中，不可更改n nPROMPROM：允许一次编程，此后不可更改：允许一次编程，此后不可更改n nEPROMEPROM：用紫外光擦除，擦除后可编程；并允许：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程用户多次擦除和编程n nEEPROMEEPROM（EE22PROMPROM）：采用加电方法在线进行）：采用加电方法在线进行擦除和编程，也可多次擦写擦除和编程，也可多次擦写n nFlash MemoryFlash Memory（闪存）：能够快速擦写的（闪存）：能够快速擦写的EEPROMEEPROM，但只能按块（，但只能按块（BlockBlock）擦除）擦除1.2 半导体存储器的性能指标n n 容量n n 存取速度n n 可靠性n n 功耗1.2 1.2 半导体存储器的性能指标 半导体存储器的性能指标n n 容量n n容量是指存储器芯片上能存储的二进制数位数容量是指存储器芯片上能存储的二进制数位数n n一般用一般用nmnm表示表示n n n n表示概芯片有多少个单元，与芯片的地址引脚有关 表示概芯片有多少个单元，与芯片的地址引脚有关n n M M表示每个单元可存储的二进制位数，与芯片的数据 表示每个单元可存储的二进制位数，与芯片的数据引脚有关 引脚有关n n存取速度存取速度n n可靠性可靠性n n功耗功耗1.2 1.2 半导体存储器的性能指标 半导体存储器的性能指标n n 容量n n 存取速度n n指从指从CPUCPU给出有效的存储器地址到存储器输出给出有效的存储器地址到存储器输出有效数据所需要的时间，一般以有效数据所需要的时间，一般以nsns为单位为单位n n存取时间越小，存取速度越快存取时间越小，存取速度越快n n 可靠性n n 功耗1.2 1.2 半导体存储器的性能指标 半导体存储器的性能指标n n 容量n n 存取速度n n 可靠性n n指存储器对电磁场和温度变化等的抗干扰能力，指存储器对电磁场和温度变化等的抗干扰能力，一般用平均故障间隔时间一般用平均故障间隔时间MTBFMTBF衡量衡量n n 功耗1.2 1.2 半导体存储器的性能指标 半导体存储器的性能指标n n 容量n n 存取速度n n 可靠性n n 功耗n n指每个存储元消耗功率的大小，单位为微瓦指每个存储元消耗功率的大小，单位为微瓦/位位（W/BitW/Bit）或者毫瓦）或者毫瓦/位（位（mW/BitmW/Bit）1.3内存分层CPUCACHE主存（内存）辅存（外存）1.4半导体存储器的组成地址译码器存储体控制逻辑电路n位地址数据缓冲器m位数据R/WCS012n-101m-12.读写存储器RAMn n 2.1 SRAMn nCache(SRAM)Cache(SRAM)n n一般的单片机系统、单板机系统及早期低档微一般的单片机系统、单板机系统及早期低档微机均采用机均采用 SRAMSRAM作为存储器的作为存储器的RAMRAM子系统子系统n n2114(1K42114(1K4位位)，2142(1K42142(1K4位位)，6116(2K86116(2K8位位)，6224(8K86224(8K8位位)读写存储器 读写存储器6116 6116n n 6116引脚和功能图输出三态门8 个读写存储器 读写存储器6116 6116n n 6116工作方式CS/片选OE/读出W/E读写方式I/O引脚H X X未选中（待用）高阻L L H 打开右边8门 读出 DoutL H L 打开左边8门 写入 Din2.读写存储器RAMn n 2.2 DRAMn n为了降低芯片的功耗，保证足够高的集成度，为了降低芯片的功耗，保证足够高的集成度，减少芯片对外封装引脚数目和便于刷新控制，减少芯片对外封装引脚数目和便于刷新控制，DRAMDRAM芯片都设计成位结构形式，即每个存储芯片都设计成位结构形式，即每个存储单元只有一位数据位，一个芯片上含有若干个单元只有一位数据位，一个芯片上含有若干个单元。如单元。如4K14K1位，位，8K18K1位，位，16K116K1位，位，64K164K1位，位，256K1256K1位等。位等。DRAM的刷新n n DRAM是以MOS管栅极和衬底间的电容上的电荷来存储信息的，由于MOS管栅极上的电荷会因漏电而泄放，故存储单元中信息只能保持若干毫秒。n n 要求在l3ms中周期性地刷新存储单元。n n 在刷新操作时，刷新是按行进行的。典型的DRAM 4164（64K1）n n如果想要构成一个如果想要构成一个64K64K的储存器，的储存器，88片片位扩展；位扩展；88根地址根地址线分时复用；线分时复用；RAS/RAS/和和CAS/CAS/（行列选通信号）（行列选通信号）分时分时选通选通行、列地址送到地址锁存器。行列地址译码器共同产生行、列地址送到地址锁存器。行列地址译码器共同产生实际储存单元地址。写入时数据加在实际储存单元地址。写入时数据加在DinDin，WE/WE/为低电为低电平；输出时，平；输出时，WEWE输入高电平，通过输入高电平，通过DoutDout输出。输出。n n没有没有CSCS信号线，选通信号线信号线，选通信号线RAS/RAS/和和CAS/CAS/兼作片选信号兼作片选信号n n只有一个读写控制信号只有一个读写控制信号WE/WE/。高读、低写。高读、低写。n n分成分成44个个 128128128128的矩阵，的矩阵，77个行地址和个行地址和77个列地址，各选个列地址，各选中中44个矩阵的一个地址单元（个矩阵的一个地址单元（11位），再用行列地址的最位），再用行列地址的最高位高位AA77，做为，做为44个矩阵的其中一个。个矩阵的其中一个。n n当只加上行选通信号，不加列选通，使指定的当只加上行选通信号，不加列选通，使指定的44行存储行存储单元只被刷新，而不读写，数据的输出端为高阻态。一单元只被刷新，而不读写，数据的输出端为高阻态。一般提供专门的刷新电路，保证在般提供专门的刷新电路，保证在2ms2ms内刷新一遍内刷新一遍n n下图是由下图是由cpucpu控制刷新的接口逻辑框图。控制刷新的接口逻辑框图。n nDRAMDRAM接口接口 逻辑框图逻辑框图地址多路复用、刷新定时器、刷新地址计数器、仲裁器、控制信号发生器和总线收发器除了cpu 通过一定控制逻辑实现，还可以通过专用的DRAM 控制器实现，W4006AF自动产生控制DRAM 芯片接口及刷新所需要的各种定时信号。3.只读存储器ROM n n 只读存储器（ROM）的信息在使用时是不能被改变的，即只能读出，不能写入，故一般只能存放固定程序，如监控程序，PC微机系统中的BIOS程序等。n n ROM的特点是非易失性，即掉电后再上电时存储信息不会改变。3.1EPROMn n 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息n n 一般使用专门的编程器（烧写器）编程n n 编程后，应该贴上不透光封条n n 出厂未编程前，每个基本存储单元都是信息“1”n n 编程就是将某些单元写入信息0EPROM27128（16K8）OE 为输出允许，CE 为片选，PGM 为编场控制线，P195 页图5 10 为cpu 和EPROM的连接方式（三种、以2764 为例）3.2E2PROM n n 一种可用电擦除和编程的只读存储器。n n 兼有RAM和ROM的双重特点。n n 不用从电路板上拔下，就可在线直接用电信号进行擦除，对其进行的编程也是在线操作，因此它的改写步骤简单，其它性能与EPROM类似。掉电时数据不丢失。E E2 2PROM 2864A PROM 2864A 容量8K8，13 条地址线。8 根数据输入、输出端CE 器件选择WE 为允许写入控制端OE 为允许数据输出控制端表5-2 2864A的工作方式 P196 RDY/数据线功能读（250ns）低 低 高 高阻 输出维持（节能60%）高 无关 无关 高阻 高阻字节写入 低 高低 至少2ms低高输入（片）擦除字节写入前自动擦除，不考虑地址线，数据端置1 OE置低电平，WE脉冲比字节擦写要宽，为515ms。其他和字节擦写时相同。3.3 闪速存储器n n E2PROM的改进产品n n与与EPROMEPROM比较：系统加电情况下可擦除和重比较：系统加电情况下可擦除和重复编程，而不需要特殊的高电压；复编程，而不需要特殊的高电压；n n与与EE22PROMPROM比较：成本低、密度大、存取速度比较：成本低、密度大、存取速度高、功耗小；高、功耗小；n n必须按块擦除必须按块擦除（EE22PROMPROM可以一次只擦除一个可以一次只擦除一个字节）；字节）；3.3.1闪速存储器主要特点n n 固有的非易失性n n不需备用电池来确保数据存留不需备用电池来确保数据存留 n n 经济的高密度 n n 可直接执行 n n省去从磁盘到省去从磁盘到RAMRAM的加载步骤的加载步骤n n 固态性能 n n没有移动部分，形态固定没有移动部分，形态固定3.3.2闪存类型n n 从结构上分主要有AND、NAND、NOR等n n NAND和NOR比较NOR NAND随机读取时间80ns/16位字15s/528字节（页）扇面读取速度13.2兆字节/秒 12.7兆字节/秒写入速度0.2兆字节/秒 2.1 兆字节/秒擦除速度0.08兆字节/秒 5.3兆字节/秒n nNORNOR与与NAND NAND，它们均为非易失性闪存模块。，它们均为非易失性闪存模块。NORNOR又称又称Code FlashCode Flash，有些类似于，有些类似于DRAMDRAM（内存）。（内存）。它具有单独的地址、数据和控制线，便于直接读它具有单独的地址、数据和控制线，便于直接读取。以存储程序代码为主，可以让微处理器直接取。以存储程序代码为主，可以让微处理器直接读取，但晶片容量读取，但晶片容量较低较低，主流容量为，主流容量为512MB512MB。而。而NANDNAND闪存则更像硬盘，没有专门的地址线和数闪存则更像硬盘，没有专门的地址线和数据线，只有控制线和据线，只有控制线和88位的位的IOIO端口，它以存储数据端口，它以存储数据为主，故又称为主，故又称Data FlashData Flash。它的特点是晶片容量大，。它的特点是晶片容量大，目前主流容量分为目前主流容量分为512MB512MB、1GB1GB、2GB2GB等。二者最等。二者最大的区别在于读写速度，大的区别在于读写速度，NANDNAND闪存写入与清除闪存写入与清除资料的速度远快于资料的速度远快于NORNOR，但是，但是NORNOR闪读取资料的闪读取资料的速度则快于速度则快于NANDNAND规格。规格。NANDNAND多应用在小型机，多应用在小型机，以储存资料为主，以储存资料为主，NORNOR规格则多应用在通讯产品规格则多应用在通讯产品中，如手机。中，如手机。3.3.3闪存典型芯片28F040n n 28F040引脚及结构n nGG为输出允许信号为输出允许信号n nEE为芯片写允许信号为芯片写允许信号n n1919地址线、地址线、88根数据线根数据线n n512k 512k 容量分成容量分成1616个个32K32K的块，每一块可以独立擦除的块，每一块可以独立擦除3.3.3 3.3.3闪存典型芯片 闪存典型芯片28F040 28F040n n 工作过程n n三种工作方式：读出、编程写入和擦除三种工作方式：读出、编程写入和擦除n n通过向储存器芯片内部通过向储存器芯片内部状态寄存器写入命令状态寄存器写入命令的的方法来控制芯片的工作方式方法来控制芯片的工作方式 表表5-4 5-4 状态寄存器各位的含意状态寄存器各位的含意表表5-5 28F0405-5 28F040的命令字的命令字位高电平（1）低电平（0）用于SR7(D7)准备好 忙 写命令SR6(D6)擦除挂起正在擦除/已完成擦除挂起SR5(D5)块或片擦除错误 块或片擦除成功 擦 除SR4(D4)字节编程错误 字节编程成功 编程状态SR3(D3)VPP太低，操作失败 VPP合适 监测VPPSR2SR0保留未用命令 总线周期第一个总线周期 第二个总线周期操作 地址 数据 操作 地址 数据 读存储单元 1 写 00H读存储单元 1 写 FFH读标记 3 写 90H 读 IA(1)读状态寄存器 2 写 70H 读 SRD（4）清除状态寄存器 1 写 50H自动块擦除 2 写 20H 写 BA(2)D0H擦除挂起 1 写 B0H擦除恢复 1 写 D0H自动字节编程写 2 写 10H 写 PA(3)PD（5）自动片擦除 2 写 30H 写 30H软件保护 2 写 0FH 写 BA(2)PC（6）其中：（1）若是读厂家标记，IA=00000H；读器件标记则IA=00001H；（2）BA为要擦除块的地址；（3）PA为欲编程存储单元的地址；（4）SRD是由状态寄存器读出的数据；（5）PD为要写入PA单元的数据；（6）PC为保护命令，若PC=00H-清除所有的保护，PC=FFH-置全片保护，PC=F0H-清地址指定的块保护，PC=0FH-置地址指定的块保护。P199200字节写入 整片擦除 块擦除 n n 闪存的应用n nPCPC及外设、电信交换机、蜂窝电话、网络互联设备、及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件仪器仪表和汽车器件 n n新兴的语音、图像、数据存储类产品，如数字相机、新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理（数字录音机和个人数字助理（PDAPDA）n nPCPC机的主板上就广泛采用闪速存储器来保存机的主板上就广泛采用闪速存储器来保存BIOSBIOS程序程序 n n但但RAMRAM需要能够按字节高速改写，闪存不能满足需要能够按字节高速改写，闪存不能满足4.存储器与微处理器的连接n n 半导体存储器在工作时,有其一定的读写时序 n n为了能够实现正确的存储器操作为了能够实现正确的存储器操作n n 一方面要根据参数选择合适的存储器芯片 一方面要根据参数选择合适的存储器芯片n n 另一方面还要保证 另一方面还要保证CPU CPU能提供正确的读 能提供正确的读/写时序 写时序n n 在设计存储器模块板上的控制逻辑电路过程中，还要为 在设计存储器模块板上的控制逻辑电路过程中，还要为CPU CPU读 读/写时序和存储器的时序要求能密切配合作仔细 写时序和存储器的时序要求能密切配合作仔细的考虑 的考虑 4.1存储器的工作时序n n存储器的读周期存储器的读周期n n 从存储器读出数据所需要的时间。从存储器读出数据所需要的时间。P202 P202n n 存储器的写周期4.2存储器组织机构的确定n n 微机存储器系统的构成与设计，一般包括以下三项工作:n n存储器结构的确定存储器结构的确定 n n存储器芯片的选择存储器芯片的选择n n存储器接口的设计存储器接口的设计 主要指采用单存储体结构还是多存储体结构 存储器结构的确定n n 采用单存储体结构还是多存储体结构。n n 对于CPU外部数据总线为8位，只需要单存储体结构n n CPU外部数据总线为16位，需要用2个8位存储体才能实现16位数据的传送，如80868086存储器结构4.2存储器组织机构的确定n n 微机存储器系统的构成与设计，一般包括以下三项工作:n n存储器结构的确定存储器结构的确定 n n存储器芯片的选择存储器芯片的选择n n存储器接口的设计存储器接口的设计 要解决存储器同CPU三大总线的正确连接与时序匹配问题 存储器接口的设计 n n 与地址总线的连接，本质上就是在存储器地址分配的基础上实现地址译码，以保证CPU能对存储器中的所有单元正确寻址。它又包括两方面n n一是高位地址译码，用以选存储芯片；一是高位地址译码，用以选存储芯片；n n二是低位地址线连接，用以通过片内地址译码二是低位地址线连接，用以通过片内地址译码器译码选单元器译码选单元 4.3.1存储器地址分配与设置n n 在进行存储器与CPU连接前，首先要确定内存容量的大小和选择存储器芯片容量大小。n n 在实际存储器系统设计时，还需要在地址分配的基础上进行地址设置。4.3存储器地址分配与译码电路4.3.1存储器地址分配与设置n n在设置存储器地址时，通常按照下列步骤进行：在设置存储器地址时，通常按照下列步骤进行：n n根据系统实际装机存储容量和实际需要，确定根据系统实际装机存储容量和实际需要，确定各种存储器在整个存储空间中的位置。各种存储器在整个存储空间中的位置。n n选择合适的存储芯片，选择合适的存储芯片，画出地址分配图或列出画出地址分配图或列出地址分配表。地址分配表。n n根据地址分配图或表及选用的译码器件，画出根据地址分配图或表及选用的译码器件，画出相应的地址位图，以此确定相应的地址位图，以此确定“片选片选”和片内和片内 存储单元选择的地址线，进而画出片选译码电存储单元选择的地址线，进而画出片选译码电路。路。4.3.2存储器的地址译码n n CPU进行寻址，原则上每次只能寻址一个存储单元，到底哪一个被寻址到，由地址译码电路来决定。n n 地址译码电路将CPU的地址信号按一定的规则译码成某些芯片的片选信号和地址输入信号，被选中的芯片即CPU寻址的芯片4.3.2 4.3.2存储器的地址译码 存储器的地址译码n n3-83-8译码器译码器n n输入端输入端AA、BB、CC为为某一状态时，输出端某一状态时，输出端Y0Y7Y0Y7中只有一个是中只有一个是有效电平（低电平有效电平（低电平LL）输出，其它输出）输出，其它输出端均为无效电平（高端均为无效电平（高电平电平HH）表5-7 74LS138译码器真值表（L-低电平 H-高电平）地址输入 允许输入 输 出C B A 1 2 G3 0 1 2 3 4 5 6 7LLLLHHHHLLHHLLHHLHLHLHLHLLLLLLLLLLLLLLLLHHHHHHHHLHHHHHHHHLHHHHHHHHLHHHHHHHHLHHHHHHHHLHHHHHHHHLHHHHHHHHLHHHHHHHHL4.4存储器与微处理器的连接 n 存储芯片的数据线n 存储芯片的地址线n 存储芯片的片选端n 存储芯片的读写控制线4.4.1数据线的连接n n在微机中，一般每个存储体都是以一个字节为基在微机中，一般每个存储体都是以一个字节为基本单位来划分存储单元的，即每本单位来划分存储单元的，即每88位为一个存储单位为一个存储单元，并对应一个存储地址。元，并对应一个存储地址。n n当用某些存储字长不是当用某些存储字长不是88位的芯片构成内存时，必位的芯片构成内存时，必须用多片合在一起，须用多片合在一起，并行并行构成具有构成具有88位字长的存储位字长的存储单元。单元。n n在用多片构成存储单元时，应将它们的地址线、在用多片构成存储单元时，应将它们的地址线、控制线完全是控制线完全是并联并联在一起的，数据线则在一起的，数据线则分别分别接在接在数据总线的不同线上。数据总线的不同线上。4.4.2存储器片选控制方法n n 内存一般由多个存储器芯片构成n n 在工作时，CPU发出的地址信号必须要实现两种选择：n n对存储器芯片的选择，使相关芯片的片选端对存储器芯片的选择，使相关芯片的片选端CSCS为有效，称为为有效，称为片选片选。n n在选中的芯片内部在选择某一存储单元，称为在选中的芯片内部在选择某一存储单元，称为单元选择或字选择单元选择或字选择。n n 片选控制方法：n n线选法线选法n n局部译码法局部译码法n n全译码法全译码法n n 片选控制方法：n n线选法线选法n n 将低位地址线直接接片内地址外，将余下的高位地 将低位地址线直接接片内地址外，将余下的高位地址线，分别 址线，分别直接 直接作为各个存储器芯片的片选控制信 作为各个存储器芯片的片选控制信号，而不需要复杂的译码逻辑电路。号，而不需要复杂的译码逻辑电路。n n局部译码法局部译码法n n全译码法全译码法n n 片选控制方法：n n线选法线选法n n局部译码法局部译码法n n 部分译码法，对高位地址总线中的一部分（而不是 部分译码法，对高位地址总线中的一部分（而不是全部）进行译码，以产生个存储器芯片的片选控制 全部）进行译码，以产生个存储器芯片的片选控制信号。信号。n n全译码法全译码法地址不连续性和多义性n n 片选控制方法：n n线选法线选法n n局部译码法局部译码法n n全译码法全译码法n n 地位直接连接至各芯片的地址线，用于芯片的内部 地位直接连接至各芯片的地址线，用于芯片的内部单元选择，将余下的高位地址总线全部译码，译码 单元选择，将余下的高位地址总线全部译码，译码输出作为个芯片的片选信号。输出作为个芯片的片选信号。4.4.3存储器地址分配与设置n n 在微机中，实际的存储器装机容量往往比允许的存储空间 在微机中，实际的存储器装机容量往往比允许的存储空间小。因此在实际存储器系统设计时，需要在地址分配的基 小。因此在实际存储器系统设计时，需要在地址分配的基础上进行地址设置。在设置时，通常可按下列步骤进行：础上进行地址设置。在设置时，通常可按下列步骤进行：n n 根据系统实际装机存储容量，确定存储器在整个存储空间中 根据系统实际装机存储容量，确定存储器在整个存储空间中的位置。的位置。n n 选择合适的存储芯片，画出地址分配图或列出地址分配表。选择合适的存储芯片，画出地址分配图或列出地址分配表。n n 根据地址分配图或表及选用的译码器件，画出相应的地址位 根据地址分配图或表及选用的译码器件，画出相应的地址位图，以此确定 图，以此确定“片选 片选”和片内单元选择的地址线，进而画出 和片内单元选择的地址线，进而画出片选译码电路。片选译码电路。n n 画出存储器与地址总线的接口连线图。画出存储器与地址总线的接口连线图。