完整版计算机体系结构课后习题原版答案.docx

第 1 章 电脑系统结构的基本概念1第 2 章 指令集结构的分类6第 3 章 流水线技术8第 4 章 指令级并行21第 5 章 存储层次30第 6 章输入输出系统38第7章互连网络41第8章多处理机45第9章机群45第 1 章 电脑系统结构的基本概念1.1 解释以下术语层次机构：按照电脑语言从低级到高级的次序，把电脑系统按功能划分成多级层次结构，每 一层以一种不同的语言为特征。这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。虚拟机：用软件实现的机器。翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段 等效程序。执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复， 直到解释执行完整个程序。电脑系统结构：传统机器程序员所看到的电脑属性，即概念性结构与功能特性。在电脑技术中，把这种本来存在的事物或属性，但从某种角度看又好似不存在的概念称为透明性。电脑组成：电脑系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。电脑实现：电脑组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。系统加速比：对系统中某部分进行改良时，改良后系统性能提高的倍数。Amdahl 定律：当对一个系统中的某个部件进行改良后，所能获得的整个系统性能的提高， 受限于该部件的执行时间占总执行时间的百分比。程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。包括时间局部性和空间局部性。CPI：每条指令执行的平均时钟周期数。测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试电脑在各个方面的处理性能。存储程序电脑：冯·诺依曼结构电脑。其基本点是指令驱动。程序预先存放在电脑存储器中， 机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理 工作。系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的电脑。软件兼容：一个软件可以不经修改或者只需少量修改就可以由一台电脑移植到另一台电脑上运行。差异只是执行时间的不同。向上下兼容：按某档电脑编制的程序，不加修改就能运行于比它高低档的电脑。向后前兼容：按某个时期投入市场的某种型号电脑编制的程序，不加修改地就能运行于在它之后前投入市场的电脑。兼容机：由不同公司厂家生产的具有相同系统结构的电脑。模拟：用软件的方法在一台现有的电脑称为宿主机上实现另一台电脑称为虚拟机的指令系统。仿真：用一台现有电脑称为宿主机上的微程序去解释实现另一台电脑称为目标机的指令系统。并行性：电脑系统在同一时刻或者同一时间间隔内进行多种运算或操作。只要在时间上相互重叠，就存在并行性。它包括同时性与并发性两种含义。时间重叠：在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。资源重复：在并行性概念中引入空间因素，以数量取胜。通过重复设置硬件资源，大幅度地提高电脑系统的性能。资源共享：这是一种软件方法，它使多个任务按一定时间顺序轮流使用同一套硬件设备。耦合度：反映多机系统中各电脑之间物理连接的紧密程度和交互作用能力的强弱。紧密耦合系统：又称直接耦合系统。在这种系统中，电脑之间的物理连接的频带较高，一般是通过总线或高速开关互连，可以共享主存。松散耦合系统：又称间接耦合系统，一般是通过通道或通信线路实现电脑之间的互连，可以共享外存设备磁盘、磁带等。电脑之间的相互作用是在文件或数据集一级上进行。异构型多处理机系统：由多个不同类型、至少担负不同功能的处理机组成，它们按照作业要 求的顺序，利用时间重叠原理，依次对它们的多个任务进行加工，各自完成规定的功能动作。同构型多处理机系统：由多个同类型或至少担负同等功能的处理机组成，它们同时处理同一作业中能并行执行的多个任务。1.2 试用实例说明电脑系统结构、电脑组成与电脑实现之间的相互关系。答：如在设计主存系统时，确定主存容量、编址方式、寻址范围等属于电脑系统结构。确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于电脑组成。选择存储芯片类型、微组装技术、线路设计等属于电脑实现。电脑组成是电脑系统结构的逻辑实现。电脑实现是电脑组成的物理实现。一种体系结构可以有多种组成。一种组成可以有多种实现。1.3 电脑系统结构的 Flynn 分类法是按什么来分类的？共分为哪几类？答：Flynn 分类法是按照指令流和数据流的多倍性进行分类。把电脑系统的结构分为：（1） 单指令流单数据流 SISD（2） 单指令流多数据流 SIMD（3） 多指令流单数据流 MISD（4） 多指令流多数据流 MIMD1.4 电脑系统设计中经常使用的 4 个定量原理是什么？并说出它们的含义。答：1以经常性事件为重点。在电脑系统的设计中，对经常发生的情况，赋予它优先的处理权和资源使用权，以得到更多的总体上的改良。2Amdahl 定律。加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。3CPU 性能公式。执行一个程序所需的 CPU 时间 = IC ×CPI ×时钟周期时间。4程序的局部性原理。程序在执行时所访问地址的分布不是随机的，而是相对地簇聚。1.5 分别从执行程序的角度和处理数据的角度来看，电脑系统中并行性等级从低到高可分为哪几级？答：从处理数据的角度来看，并行性等级从低到高可分为：1字串位串：每次只对一个字的一位进行处理。这是最基本的串行处理方式，不存在并行性；2字串位并：同时对一个字的全部位进行处理，不同字之间是串行的。已开始出现并行性；3字并位串：同时对许多字的同一位称为位片进行处理。这种方式具有较高的并行性；4全并行：同时对许多字的全部位或部分位进行处理。这是最高一级的并行。从执行程序的角度来看，并行性等级从低到高可分为：1指令内部并行：单条指令中各微操作之间的并行；2指令级并行：并行执行两条或两条以上的指令；3线程级并行：并行执行两个或两个以上的线程，通常是以一个进程内派生的多个线程为调度单位；4任务级或过程级并行：并行执行两个或两个以上的过程或任务程序段，以子程序或进程为调度单元；5作业或程序级并行：并行执行两个或两个以上的作业或程序。1.6 某台主频为 400MHz 的电脑执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下：指令类型指令执行数量平均时钟周期数整数450001数据传送750002浮点80004分支15002求该电脑的有效CPI、MIPS 和程序执行时间。解：1CPI (45000×175000×28000×41500×2MIPS 速率f3程序执行时间= (45000×175000×28000×41500×2)400=575s1.7 将电脑系统中某一功能的处理速度加快 10 倍，但该功能的处理时间仅为整个系统运行时间的 40%，则采用此增强功能方法后，能使整个系统的性能提高多少？解 由题可知：可改良比例 = 40% = 0.4部件加速比 = 10根据Amdahl 定律可知：系统加速比=1(1 - 0.4)+0.410= 1.5625采用此增强功能方法后，能使整个系统的性能提高到原来的1.5625 倍。1.8 电脑系统中有三个部件可以改良，这三个部件的部件加速比为： 部件加速比 1=30；部件加速比 2=20；部件加速比 3=10（1） 如果部件 1 和部件 2 的可改良比例均为 30%，那么当部件 3 的可改良比例为多少时，系统加速比才可以到达 10？（2） 如果三个部件的可改良比例分别为 30%、30%和 20%，三个部件同时改良，那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少？解：1在多个部件可改良情况下，Amdahl 定理的扩展：ååS=1ni(1-FF) +iSi已知 S30，S 20，S 10，S10，F 0.3，F 0.3，得：12310 =n1211（- 0.3 + 0.3 + F ）+（0.3 / 30 + 0.3 / 20 + F/ 10）333得 F 0.36，即部件 3 的可改良比例为 36%。2设系统改良前的执行时间为T，则 3 个部件改良前的执行时间为：0.3+0.3+0.2T = 0.8T，不可改良部分的执行时间为 0.2T。23已知 3 个部件改良后的加速比分别为S130，S 20，S 10，因此 3 个部件改良后的执行时间为：T ' = 0.3T + 0.3T + 0.2T= 0.045Tn302010那么系统中不可改良部分的执行时间在总执行时间中占的比例是：0.2T= 0.820.245T1.9 假设某应用程序中有 4 类操作，通过改良，各操作获得不同的性能提高。具体数据如下表所示：操作类型操作 1操作 2操作 3操作 4程序中的数量百万条指令10303515改良前的执行时间周期220104改良后的执行时间周期115311改良后，各类操作的加速比分别是多少？2各类操作单独改良后，程序获得的加速比分别是多少？34 类操作均改良后，整个程序的加速比是多少？解：根据Amdahl 定律 Sn =1可得Fe(1- Fe) +Se操作类型操作 1操作 2操作 3操作 4各类操作的指令条数在程序中所占的比例 Fi11.1%33.3%38.9%16.7%各类操作的加速比 Si24各类操作单独改良 后，程序获得的加速比1.061.144 类操作均改良后，整个程序的加速比：ååS=1» 2.16ni(1-FF) +iSi第 2 章 指令集结构的分类2.1 解释以下术语堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。累加器型机器：CPU 中存储操作数的单元是累加器的机器。通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。CISC：复杂指令集电脑RISC：精简指令集电脑寻址方式：指令系统中如何形成所要访问的数据的地址。一般来说，寻址方式可以指明指令中的操作数是一个常数、一个寄存器操作数或者是一个存储器操作数。数据表示：硬件结构能够识别、指令系统可以直接调用的那些数据结构。2.2 区别不同指令集结构的主要因素是什么？根据这个主要因素可将指令集结构分为哪 3 类？答：区别不同指令集结构的主要因素是CPU 中用来存储操作数的存储单元。据此可将指令系统结构分为堆栈结构、累加器结构和通用寄存器结构。2.3 常见的 3 种通用寄存器型指令集结构的优缺点有哪些？答：指令系统结构类型优点缺点指令字长固定，指令结构与指令中含存储器操作数的指令系统结寄存器-寄存器型 简洁，是一种简单的代码0，3生成模型，各种指令的执行时钟周期数相近。构相比，指令条数多，目标代码不够紧凑， 因而程序占用的空间比较大。寄存器-存储器型1，2可以在ALU 指令中直接由于有一个操作数的内容将被破坏，所以对存储器操作数进行引 指令中的两个操作数不对称。在一条指令用，而不必先用 load 指 中同时对寄存器操作数和存储器操作数令进行加载。容易对指令 进行编码，有可能限制指令所能够表示的进行编码，目标代码比较 寄存器个数。指令的执行时钟周期数因操紧凑。作数的来源寄存器或存储器不同而差异比较大。指令字长变化很大，特别是 3 操作数指存储器-存储器型 目标代码最紧凑，不需要 令。而且每条指令完成的工作也差异很2，2或3，3设置寄存器来保存变量。瓶颈。这种类型的指令系统现在已不用了。大。对存储器的频繁访问会使存储器成为2.4 指令集应满足哪几个基本要求？答：对指令集的基本要求是：完整性、规整性、高效率和兼容性。完整性是指在一个有限可用的存储空间内，对于任何可解的问题，编制计算程序时，指令集所提供的指令足够使用。规整性主要包括对称性和均匀性。对称性是指所有与指令集有关的存储单元的使用、操作码的设置等都是对称的。均匀性是指对于各种不同的操作数类型、字长、操作种类和数据存储单元，指令的设置都要同等对待。高效率是指指令的执行速度快、使用频度高。2.5 指令集结构设计所涉及的内容有哪些？答： (1) 指令集功能设计：主要有RISC 和 CISC 两种技术发展方向； (2) 寻址方式的设计：设置寻址方式可以通过对基准程序进行测试统计，观察各种寻址方式的使用频率，根据适用频率设置必要的寻址方式。 (3) 操作数表示和操作数类型：主要的操作数类型和操作数表示的选择有：浮点数据类型、整型数据类型、字符型、十进制数据类型等等。 (4) 寻址方式的表示：可以将寻址方式编码于操作码中，也可以将寻址方式作为一个单独的域来表 示。 (5) 指令集格式的设计：有变长编码格式、固定长度编码格式和混合型编码格式3 种。2.6 简述 CISC 指令集结构功能设计的主要目标。从当前的电脑技术观点来看，CISC 指令集结构的电脑有什么缺点？答：主要目标是增强指令功能，把越来越多的功能交由硬件来实现，并且指令的数量也是越来越多。缺点： (1) CISC 结构的指令集中，各种指令的使用频率相差悬殊。2CISC 结构指令的复杂性带来了电脑体系结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设 计错误。3CISC 结构指令集的复杂性给VLSI 设计增加了很大负担，不利于单片集成。4CISC 结构的指令集中，许多复杂指令需要很复杂的操作，因而运行速度慢。 (5) 在 CISC 结构的指令集中，由于各条指令的功能不均衡性，不利于采用先进的电脑体系结构技术如 流水技术来提高系统的性能。2.7 简述RISC 指令集结构的设计原则。答1 选取使用频率最高的指令，并补充一些最有用的指令；2每条指令的功能应尽可能简单，并在一个机器周期内完成；3所有指令长度均相同；4只有 Load 和Store 操作指令才访问存储器，其它指令操作均在寄存器之间进行； (5) 以简单有效的方式支持高级语言。2.8 指令中表示操作数类型的方法有哪几种？答：操作数类型有两种表示方法：1操作数的类型由操作码的编码指定，这是最常见的一种方法；2数据可以附上由硬件解释的标记，由这些标记指定操作数的类型，从而选择适当的运算。2.9 表示寻址方式的主要方法有哪些？简述这些方法的优缺点。答：表示寻址方式有两种常用的方法：1将寻址方式编于操作码中，由操作码在描述 指令的同时也描述了相应的寻址方式。这种方式译码快，但操作码和寻址方式的结合不仅增 加了指令的条数，导致了指令的多样性，而且增加了 CPU 对指令译码的难度。2为每个操作数设置一个地址描述符，由该地址描述符表示相应操作数的寻址方式。这种方式译码较慢， 但操作码和寻址独立，易于指令扩展。2.10 通常有哪几种指令格式，请简述其适用范围。答： (1) 变长编码格式。如果系统结构设计者感兴趣的是程序的目标代码大小，而不是性能，就可以采用变长编码格式。2固定长度编码格式。如果感兴趣的是性能，而不是程序的目标代码大小，则可以选择固定长度编码格式。 (3) 混合型编码格式。需要兼顾降低目标代码长度和降低译码复杂度时，可以采用混合型编码格式。2.11 根据 CPU 性能公式简述RISC 指令集结构电脑和CISC 指令集结构电脑的性能特点。答：CPU 性能公式：CPU 时间IC×CPI×T其中，IC 为目标程序被执行的指令条数，CPI 为指令平均执行周期数，T 是时钟周期的时间。CISCRISCCISC相同功能的CISC 目标程序的指令条数IC少于RISC 的IC，但是 CISC 的CPIRISCRISC和 TCISC 都大于RISC 的 CPI和 T，因此，CISC 目标程序的执行时间比RISC 的更长。第 3 章 流水线技术解释以下术语流水线：将一个重复的时序过程，分解成为假设干个子过程，而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。单功能流水线：指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。多功能流水线：指各段可以进行不同的连接，以实现不同的功能的流水线。静态流水线：指在同一时间内，多功能流水线中的各段只能按同一种功能的连接方式工作的流水线。当流水线要切换到另一种功能时，必须等前面的任务都流出流水线之后，才能改变连接。动态流水线：指在同一时间内，多功能流水线中的各段可以按照不同的方式连接，同时执行 多种功能的流水线。它允许在某些段正在实现某种运算时，另一些段却在实现另一种运算。部件级流水线：把处理机中的部件进行分段，再把这些部件分段相互连接而成。它使得运算操作能够按流水方式进行。这种流水线也称为运算操作流水线。处理机级流水线：又称指令流水线。它是把指令的执行过程按照流水方式进行处理，即把一条指令的执行过程分解为假设干个子过程，每个子过程在独立的功能部件中执行。处理机间流水线：又称为宏流水线。它是把多个处理机串行连接起来，对同一数据流进行处理，每个处理机完成整个任务中的一部分。前一个处理机的输出结果存入存储器中，作为后一个处理机的输入。线性流水线：指各段串行连接、没有反馈回路的流水线。数据通过流水线中的各段时，每一个段最多只流过一次。非线性流水线：指各段除了有串行的连接外，还有反馈回路的流水线。顺序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。乱序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同，允许后进入流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量。流水线的加速比：使用顺序处理方式处理一批任务所用的时间与按流水处理方式处理同一批任务所用的时间之比。流水线的效率：即流水线设备的利用率，它是指流水线中的设备实际使用时间与整个运行时间的比值。数据相关：考虑两条指令 i 和 j，i 在 j 的前面，如果下述条件之一成立，则称指令 j 与指令i 数据相关：1指令 j 使用指令 i 产生的结果；2指令 j 与指令 k 数据相关，而指令 k 又与指令 i 数据相关。名相关：如果两条指令使用了相同的名，但是它们之间并没有数据流动，则称这两条指令存在名相关。控制相关：是指由分支指令引起的相关。它需要根据分支指令的执行结果来确定后面该执行哪个分支上的指令。反相关：考虑两条指令 i 和 j，i 在 j 的前面，如果指令 j 所写的名与指令 i 所读的名相同， 则称指令 i 和 j 发生了反相关。输出相关：考虑两条指令 i 和 j，i 在 j 的前面，如果指令 j 和指令 i 所写的名相同，则称指令 i 和 j 发生了输出相关。换名技术：名相关的两条指令之间并没有数据的传送，只是使用了相同的名。可以把其中一条指令所使用的名换成别的，以此来消除名相关。结构冲突：因硬件资源满足不了指令重叠执行的要求而发生的冲突。数据冲突：当指令在流水线中重叠执行时，因需要用到前面指令的执行结果而发生的冲突。控制冲突：流水线遇到分支指令或其它会改变PC 值的指令所引起的冲突。定向：用来解决写后读冲突的。在发生写后读相关的情况下，在计算结果尚未出来之前，后面等待使用该结果的指令并不见得是马上就要用该结果。如果能够将该计算结果从其产生的地方直接送到其它指令需要它的地方，那么就可以防止停顿。写后读冲突：考虑两条指令 i 和 j，且 i 在 j 之前进入流水线，指令 j 用到指令 i 的计算结果， 而且在 i 将结果写入寄存器之前就去读该寄存器，因而得到的是旧值。读后写冲突：考虑两条指令 i 和 j，且 i 在 j 之前进入流水线，指令 j 的目的寄存器和指令 i 的源操作数寄存器相同，而且 j 在 i 读取该寄存器之前就先对它进行了写操作，导致 i 读到的值是错误的。写后写冲突：考虑两条指令 i 和 j，且 i 在 j 之前进入流水线，指令 j 和指令 i 的结果单元寄存器或存储器单元相同，而且 j 在 i 写入之前就先对该单元进行了写入操作，从而导致写入顺序错误。这时在结果单元中留下的是i 写入的值，而不是 j 写入的。链接技术：具有先写后读相关的两条指令，在不出现功能部件冲突和Vi 冲突的情况下，可以把功能部件链接起来进行流水处理，以到达加快执行的目的。分段开采：当向量的长度大于向量寄存器的长度时，必须把长向量分成长度固定的段，然后循环分段处理，每一次循环只处理一个向量段。半性能向量长度：向量处理机的性能为其最大性能R的一半时所需的向量长度。向量长度临界值：向量流水方式的处理速度优于标量串行方式的处理速度时所需的向量长度的最小值。3.2 指令的执行可采用顺序执行、重叠执行和流水线三种方式，它们的主要区别是什么？各有何优缺点。答：1指令的顺序执行是指指令与指令之间顺序串行。即上一条指令全部执行完后， 才能开始执行下一条指令。优点：控制简单，节省设备。缺点：执行指令的速度慢，功能部件的利用率低。2指令的重叠指令是在相邻的指令之间，让第 k 条指令与取第 k+l 条指令同时进行。重叠执行不能加快单条指令的执行速度，但在硬件增加不多的情况下，可以加快相邻两条指令以及整段程序的执行速度。与顺序方式相比，功能部件的利用率提高了，控制变复杂了。3指令的流水执行是把一个指令的执行过程分解为假设干个子过程，每个子过程由专门的功能部件来实现。把多个处理过程在时间上错开，依次通过各功能段，每个子过程与其它的子过程并行进行。依靠提高吞吐率来提高系统性能。流水线中各段的时间应尽可能相等3.3 简述先行控制的基本思想。答：先行控制技术是把缓冲技术和预处理技术相结合。缓冲技术是在工作速度不固定的两个功能部件之间设置缓冲器，用以平滑它们的工作。预处理技术是指预取指令、对指令进行加工以及预取操作数等。采用先行控制方式的处理机内部设置多个缓冲站，用于平滑主存、指令分析部件、运算器三者之间的工作。这样不仅使它们都能独立地工作，充分忙碌而不用相互等待，而且使指令分析部件和运算器分别能快速地取得指令和操作数，大幅度地提高指令的执行速度和部件的效率。这些缓冲站都按先进先出的方式工作，而且都是由一组假设干个能快速访问的存储单元和相关的控制逻辑组成。采用先行控制技术可以实现多条指令的重叠解释执行。3.4 设一条指令的执行过程分成取指令、分析指令和执行指令三个阶段，每个阶段所需的时间分别为t、t 和 2t 。分别求出以下各种情况下，连续执行 N 条指令所需的时间。1顺序执行方式；2只有“取指令”与“执行指令”重叠；3“取指令”、“分析指令”与“执行指令”重叠。 解：1每条指令的执行时间为：tt2t4t连续执行N 条指令所需的时间为：4Nt2连续执行N 条指令所需的时间为：4t3N-1t3N1t3连续执行N 条指令所需的时间为：4t2N-1t2N2t3.5 简述流水线技术的特点。答：流水技术有以下特点：1 流水线把一个处理过程分解为假设干个子过程，每个子过程由一个专门的功能部件来实现。因此，流水线实际上是把一个大的处理功能部件分解为多个独立的功能部件，并依靠它们的并行工作来提高吞吐率。2 流水线中各段的时间应尽可能相等，否则将引起流水线堵塞和断流。3 流水线每一个功能部件的前面都要有一个缓冲寄存器，称为流水寄存器。4 流水技术适合于大量重复的时序过程，只有在输入端不断地提供任务，才能充分发挥流水线的效率。5 流水线需要有通过时间和排空时间。在这两个时间段中，流水线都不是满负荷工作。3.6 解决流水线瓶颈问题有哪两种常用方法？ 答：细分瓶颈段与重复设置瓶颈段3.7 减少流水线分支延迟的静态方法有哪些？答：1预测分支失败：沿失败的分支继续处理指令，就好象什么都没发生似的。当确定分支是失败时，说明预测正确，流水线正常流动；当确定分支是成功时，流水线就把在分支指令之后取出的指令转化为空操作，并按分支目标地址重新取指令执行。2预测分支成功：当流水线ID 段检测到分支指令后，一旦计算出了分支目标地址， 就开始从该目标地址取指令执行。3延迟分支：主要思想是从逻辑上“延长”分支指令的执行时间。把延迟分支看成是由原来的分支指令和假设干个延迟槽构成。不管分支是否成功，都要按顺序执行延迟槽中的指令。3 种方法的共同特点：它们对分支的处理方法在程序的执行过程中始终是不变的。它们要么总是预测分支成功，要么总是预测分支失败。3.8 简述延迟分支方法中的三种调度策略的优缺点。调度策略对调度的要求从前调度分支必须不依赖于被调度的指令对流水线性能改善的影响总是可以有效提高流水线性能从目标处调度如果分支转移失败，必须保证被调度的指 分支转移成功时，可以提高流水线令对程序的执行没有影响，可能需要复制 性能。但由于复制指令，可能加大被调度指令程序空间从失败处调 如果分支转移成功，必须保证被调度的指 分支转移失败时，可以提高流水线度令对程序的执行没有影响性能列举出下面循环中的所有相关，包括输出相关、反相关、真相关。for (i=2; i<100; i=i+1) ai=bi+ai;/* s1 */ci+1=ai+di; /* s2 */ ai-1=2*bi; /* s3 */bi+1=2*bi;/* s4 */解：展开循环两次：ai = bi + ai; /* s1 */ci+1 = ai + di; /* s2 */ai-1 = 2 * bi; /* s3 */bi+1 = 2 * bi; /* s4 */ai+1 = bi+1 + ai+1; /* s1 */ci+2 = ai+1 + di+1; /* s2 */ai = 2 * bi+1; /* s3 */bi+2 = 2 * bi+1; /* s4 */输出相关：无反相关：无真相关：S1&S2由于循环引入的相关：S4&S4真相关、S1&S4真相关、S3&S4真相关、S1&S3输出相关、反相关、S2&S3反相关。3.10 简述三种向量处理方式，它们对向量处理机的结构要求有何不同？答 (1)横向处理方式：假设向量长度为 N，则水平处理方式相当于执行 N 次循环。假设使用流水线，在每次循环中可能出现数据相关和功能转换，不适合对向量进行流水处理。(2)纵向处理方式：将整个向量按相同的运算处理完毕之后，再去执行其他运算。适合对向 量进行流水处理，向量运算指令的源/目向量都放在存储器内，使得流水线运算部件的输入、 输出端直接与存储器相联，构成 M-M 型的运算流水线。 (3)纵横处理方式：把长度为 N 的向量分为假设干组，每组长度为n，组内按纵向方式处理，依次处理各组，组数为N/n，适 合流水处理。可设长度为 n 的向量寄存器，使每组向量运算的源/目向量都在向量寄存器中， 流水线的运算部件输入、输出端与向量寄存器相联，构成R-R 型运算流水线。3.11 可采用哪些方法来提高向量处理机的性能？ 答：可采用多种方法：（1） 设置多个功能部件，使它们并行工作；（2） 采用链接技术，加快一串向量指令的执行；（3） 采用循环开采技术，加快循环的处理；（4） 采用多处理机系统，进一步提高性能。3.12 有一指令流水线如下所示入1234出50ns50ns100ns200ns（1） 求连续输入 10 条指令，该流水线的实际吞吐率和效率；（2） 该流水线的“瓶颈”在哪一段？请采取两种不同的措施消除此“瓶颈”。对于你所给出的两种新的流水线，连续输入 10 条指令时，其实际吞吐率和效率各是多少？解：1Tpipelinem=Dtåimaxi=1+ (n - 1)Dt= (50 + 50 + 100 + 200) + 9 ´ 200= 2200(ns)TTP = npipeline=1220 (ns-1 )E = TP ×åm Dtii=1= TP ×400 =5» 45.45%m2瓶颈在 3、4 段。变成八级流水线细分411入出123_13_24_14_450ns50ns50ns50ns50ns50nsT=åmpipelineimaxi=1Dt + (n - 1)Dt= 50 ´ 8 + 9 ´ 50= 850(ns)TTP = npipeline= 185 (ns-1 )E = TP ×åmi=1Dti= TP ×400 = 10 » 58.82%m817重复设置部件4_3374_226104_11593_22468103_113579212345678910112345678910850ns时间4-13-14-2123-24-3段4_44-448T85TP = n= 1(ns-1 )pipelineE = 400 ´10850 ´ 8 = 1017 » 58.82%有一个流水线由 4 段组成，其中每当流经第 3 段时，总要在该段循环一次，然后才能流到第 4 段。如果每段经过一次所需要的时间都是Dt ，问：（1） 当在流水线的输入端连续地每Dt 时间输入任务时，该流水线会发生什么情况？（2） 此流水线的最大吞吐率为多少？如果每2Dt 输入一个任务，连续处理 10 个任务时的实际吞吐率和效率是多少？（3） 当每段时间不变时，如何提高该流水线的吞吐率？仍连续处理 10 个任务时，其吞吐率提高多少？解：1会发生流水线阻塞情况。S1S2S3S3S4S1S2stallS3S3S4S1stallS2stallS3S3S4S1stallS2stallS3S3S4第 1 个任务第 2 个任务第 3 个任务第 4 个任务2时间段TPmaxTpipelineTp =41234567891011223344556677889910101122334455667788991010321=1 2DtnT= 23Dtpipeline= 10 23Dt23 D tDE = TP × 5Dt 4 = 5092 » 54.35%3重复设置部件3_1124tt3_2ttt1234567891022446688101011335577991234567891012345678910