(1.8.3)--7.3 寄存器电子技术基础.ppt

电子技术基础7 时序逻辑电路7.3 寄存器寄存器定义可寄存一组二进制数码的逻辑部件，叫寄存器寄存器是由触发器构成的，只要有置位和复位功能，就可以做寄存器。如基本SR锁存器、D触发器、JK触发器等等。一个触发器可以存1位二进制代码，故N位二进制代码需要N个触发器。寄存器分类根据存放数码的方式不同分为并行和串行两种：并行方式就是将寄存的数码从各对应的输入端同时输入到寄存器中；串行方式是将数码从一个输入端逐位输入到寄存器中。根据取出数码的方式不同也可分为并行和串行两种：并行方式就是要取出的数码从对应的各个输出端上同时出现；串行方式是被取出的数码在一个输出端逐位输出根据有无移位功能寄存器也常分为数码寄存器和移位寄存器。数码寄存器 74LS75是由同步SR 触发器构成的D 触发器构成的，电路图如图所示。由于在CP1期间，输出会随D的状态而改变。由于D 触发器是由同步SR 触发器构成的，故在时钟clk1期间，Q 随D 改变。数码寄存器74HC175为由边沿触发器构成的4位寄存器，其逻辑电路如图所示。D0 D3为并行数据输入端；CLK为寄存脉冲输入端RD为清零端此寄存器为并行输入/并行输出方式。在CLK时，将D0 D3数据存入，与此前后的D状态无关，而且有异步置零（清零）功能。移位寄存器移位寄存器不仅具有数码存储功能，还具有移位的功能，即在移位脉冲的作用下，依次左移或右移。故移位寄存器除了寄存代码外，还可以实现数据的串行并行转换、数值运算以及数据处理等。由D触发器构成的4位移位寄存器（右移）因为触发器有传输延迟时间tpd，所以在CLK到达时，各触发器按前一级触发器原来的状态翻转。其中D1为串行输入端，D0为串行输出端，Q3 Q0为并行输出端，CLK为移位脉冲输入端由D触发器构成的4位移位寄存器（右移）由JK触发器构成移位寄存器双向移位寄存器74LS194ADIR数据右移串行输入端DIL数据左移串行输入端D0D3数据并行输入端S1、S0工作状态控制端Q0Q3数据并行输出端