AD转换数据采集系统设计.docx

目录一、 设计目的二、 设计内容及要求三、 多路数据采样 保持及转换系统的基本原理数据采样保持电路转换多路摹拟开关转换和 的互连四、 电路设计电路工作原理逻辑电路图五、 心得体味五、心得体味此次课程设计设计的是转换数据采集系统。通过此次课程设计，我对平 时所学的知识有了更深的理解。为了成功完成此次课程设计，我查阅了大量的资 料，初步确定设计思路，最终实现了 转换数据采集系统的设计。课程设计就是为培养学生的动手能力，加强学生的思维能力。在做课程设计 的时候，明显感觉到自己的思量能力有所提高，寻觅资料的速度更快了，学会了 如何帅选实用的资料。而且我也了解了一些不大明白的知识，如LF398集成电 路，ADC0804. CC4051B、ADC0808的使用方法及原理。虽然在设计的时候也 会遇到问题，但是我学着去处理自己碰到的问题，我想这也是课程设计想让我们 懂得的道理。一、设计目的掌握多路电路数据采集系统的设计、组装和调试方法。熟悉集成电路的使用方法。二、设计内容及要求（1）本设计要求具有8路（如温度、压力、应力,，”各种摹拟量）采样/ 保持（S/H）单元。（2）将采样/保持单元获取的摹拟量，通过A/D转换成相应的数字量，再经 系统处理后的数字量，通过D/A转换成摹拟量送入输出滤波器，滤波器的输出用 以控制需要控制的对象。（3）由地址选通S/H电路通道。（4）在试验箱上组装、调试该系统。（5）画出逻辑电路图，写出实验报告。三、多路数据采样/保持及转换系统的基本原理多路数据采样/保持及转换系统的组成框图，如下图所示。该系统由8路采 样保持电路、多路开关、A/D、D/A及滤波单元组成。摹拟信号通过采样/保持电 路进行采样，然后进行保持。将保持的信号通过有地址控制的多路开关送进A/D 转换器，将摹拟量变成数字量，A/D转换的数字信号送人系统处理，在系统处理 完成后，将数字量输入D/A转换成摹拟量，随后滤波。图一、多路数据采样/保持及转换系统的组成框图3.傲据采样/保持电路采样保持电路实质就是一种摹拟信号存储器，它在数字指令的控制下，使开 关通断，对输入信号瞬时值进行采样并寄存，通常用两个运算放大器构成高输入 阻抗的采样/保持电路，如图。放大器A1是射随器。他对摹拟信号提供了高输入阻抗，并提供了一个底的 输出阻抗，使存储电容01能够快速充电和放电。放大器A2在存储电容和输出 端间起缓冲作用。开关S1在指令控制下通断，对电容C1充电和放电，开关S1 通常使用FET开关或者MOSFET开关，存储电容C1普通取0.01所0.1所。图3-1两运放构成高输入阻抗的S/H电路采样保持电路时常使用集成电路，该器件原理和使用方法如下。LF398集成电路具有采样和保持功能，它是一种摹拟信号存储器，在逻辑指 令控制下，对输入的摹拟量进行采样和寄存。LF398内部原理图如图3-2所示。 当8为T 电平时，使LF398的内部开关打开闭合，此时A1和A2构成1:1的 电压尾随器，所以，V0=Vi,并使C1迅速充电到Vi,电压尾随器A2输出的电压 等于C1上的电压，当8为“0”电平时，内部开关断开，输出电压V0值为控制 端8由“1”跳变到“0”时C1上保持的电路压，以实现保持目的。端8的逻辑 输入再次为“1”、再次采样时，输出电压尾随变化。本设计的采样/保持基本原理是利用8个LF398,控制8个信号的输入，引脚 功能如下：端为摹拟输入端。和分别为Vcc和Vee电源端。电源电压范围为±5V + 15V。端为失调调零端使Vi=O,且在逻辑输入为1时采样时，课调节2端使Vo=0。端为输出端。端为接采样保持电容Ch端。端为逻辑基准端（接地）端为逻辑输入控制端。该端电平为1时采样，为0时保持。输用摹拟输入逻辑输入图电路3. 2A/D 转换 ADC08041 .CS、RD、WR （引脚、）：是数字控制输入端，满足标准T逻 辑电平。其中CS和WR用来控制A/D转换的启动信号。CS、RD用来读A/D 转换的结果，当它们同时为低电平时，输出数据锁存器DB0DB7各端上浮现8 位并行二进制数码。2 .CLKI （引脚）和CLKR （引脚 ）：ADC08010805片内有时钟电路， 只要在外部“CLKI”和“CLKR”两端外接一对电阻电容即可产生A/D转换所要求 的时钟。3 .振荡频率为fCLK-l/l. IRC o其典型应用参数为：R=10Kn, C=150PF, fCLK-640KHZ,转换速度为100。若采用外部时钟，则外部fCLK可从 CLKI端送入，此时不接R、Co允许的时钟频率范围为100KHZ1460KHZ。4.INTR （引脚）：INTR是转换结束信号输出端，输出跳转为低电 平表示本次转换已经完成，可作为微处理器的中断或者查询信号。如果将 CS和WR端与INTR端相连，则ADC0804就处于自动循环转换状态。CS =0时，允许进行A/D转换。WR由低跳高时A/D转换开始，8位逐次 比较需8x8=64个时钟周期，再加之控制逻辑操作，一次转换需要6673 个时 钟周期。在典型应用fCLK=640KHZ时，转换时间约为103|i sl 14|i So当fCLK超过640KH乙 转换精度下降，超过极限值1460KHZ时便不能正常工作。5. VIN（+）（引脚）和VIN（-）（引脚）:被转换的电压信号从V IN （+ ）和VIN（ 一）输入，允许此信号是差动的或者不共地的电压信号。 如 果输入电压IN的变化范围从到 ，则芯片的IN （-）端接地， 输入电压加到IN（ + ）引脚。由于该芯片允许差动输入，在共模输入电 压允许的情况下，输入电压范围可以从非零伏开始，即 至 。此时 芯片的IN（ 一）端应该接入等于的恒值电码坟上，而输入电压IN仍然加到 IN（ + ）引脚上。（引脚）和（引脚）：转换器普通都有这两个引脚。模拟地 和数字地分别设置引入端，使数字电路的地电流不影响模拟信号回路，以防止寄生耦合造成的干扰。/2 （引脚）：参考电压 /2可以由外部电路供给，从 “/2”端直接送入 /2端电压值应是输入电压范围的二分之一。所以输入电压的范围可以通过调整 /2引脚处的电压加以改变，转换器 的零点无需调整。ADC0804引脚功能及应用特性如下：cs-RD 2WR INTR图引脚图3.3多路摹拟开关CC4051B它相当于8选1译码器，它是通过地址输入端c、b、a控制，因为每一个 LF398输出是两个信号，但不是同时的，所以CC4051B只需要4个通道，对应着两个地址输入，地址C接地，AB从000111控制通道I I I I I I I I的数据输 0 1 2 3 4 5 6 7入。地址输入INH是控制端，当INH=1时所有通道不通，INH=O时有效。3. 4D/A 转换 DAC0808是具有个引脚的双列直插式位转换器件。其引脚功能分别为：脚为空脚为 脚为，脚为 输出引脚，- 脚为数据输入引脚，脚为 ，脚为基准电压（+）, 脚为基准电压（一）， 脚为。当数据输入量全为时，其脚输出电压最低，接近零；当数据输入量全为 时，其 脚输出电压最高，电压值由基准电压决定。因此，基准电压的精度决定了转换的精度图引脚图结构： : 位数据输入线，电平，有效时间应大于否则锁存器的数据会出错；：数据锁存允许控制信号输入线，高电平有效；：片选信号输入线（选通数据锁存器），低电平有效；：数据锁存器写选通输入线，负脉冲（脉宽应大于）有效。由、的逻辑组合产生 ，当 为高电平时，数据锁存器状态随输入数据线变换，的负跳变时将输入数据锁存；：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于）有效;寄存器选通输入线，负脉冲（脉宽应大于）有效。由的逻辑组合产生，当为高电平时,寄存器的输出随寄存器的输入而变化，的负跳变时将数据锁存器的内容打入寄存器并开始转换。:电流输出端，其值随寄存器的内容线性变化;:电流输出端，其值与:反馈信号输入线，改变值之和为一常数；端外接电阻值可调整转换满量程精度;:电源输入端,的范围为:基准电压输入线,的范围为:摹拟信号地:数字信号地CT WRAGND DI,D1 以一 巴一人DGND23 45678910201918161514131211% ILEWR.JOTRDL D1, 以 DL3.5S/H和A/D的互连作。将摹拟信号进行数字处理时，需要把转换完毕产生一个转换结束的脉冲,互连,它通过这些单元必须同步工电路何时取样和何时保持。电路的控制信号 中的这样,就使电路的输出在转换器结束之前保持不变。然后当 转换完毕在输出锁存器中锁存 位数字时,转换结束的脉冲浮现,电路才允许采样，改变其摹拟输出电平。四、电路设计41电路工作原理此次设计的是 路数据采集系统，首先将路数据采集来的摹拟信号通过进行采样保持，把采集来的信号通过需要进行选择，然后把选择的信号输入给选一开关将 路信号根据自己的 转换器，把摹拟信号转换为数字信号。将摹拟信号进行数字处理时，需要把和电路的控制信号用互联，这些单元必须同步工作。倘若 电路与 转换器不同步，转换期间 电路的输出在改变，这样势必导致错误的数字输出，所以 和一定 要同步工作。把数字信号经过系统数据处理，把处理的数字信号经过转换为摹拟信号，最后通过滤波器滤波。4.2逻辑电路图r图4-1 A/D转换数据采集系统工作原理图