基于fpga的1553B总线控制器设计.docx

《基于fpga的1553B总线控制器设计.docx》由会员分享，可在线阅读，更多相关《基于fpga的1553B总线控制器设计.docx（69页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 Adwf 原 创 性 声 明 本人郑重声明：所呈交的学位论文，是本人在指导教师的指导下，独 立进行研究所取得的成果。除文中已经注明引用的内容外，本论文不包含 其他个人或集体已经发表或撰写过的科研成果。对本文的研究作出重要贡 献的个人和集体，均已在文中以明确方式标明。本声明的法律责任由本人 承担。 论 文 作 者 签 名 日 期 吟 关于学位论文使用权的说明 本人完全了解中北大学有关保管、使用学位论文的规定，其中包括： 学校有权保管、并向有关部门送交学位论文的原件与复印件； 学校可 以采用影印、缩印或其它复制手段复制并保存学位论文； 学校可允许学 位论文被查阅或借阅； 学校可以学术交流为目的，

2、复制赠送和交换学位 论文； 学校可以公布学位论文的全部或部分内容 （ 保密学位论文在解密 后遵守此规定 )。 签 名 导师签名 :胃 d# 日期： +。知分 日期 图书分类号 _ -EN43L2 UDC 65 密级 _ & 硕 士 学 位 论 文 甚千 FPGA的 1553B总线控制器设让 赵 杰 指导教师（姓名、职称 ) 申请学位级别 _ 甄 _涌副教授 工学硕士 专业名称 _ 电路与系统 _ 论 立 提 交 日 期 2 0 1 4 年 4 月 15日 论立答辩日期 2014 年 5 月23 日 学位授予日期 2 0 1 4 年 6月 30 日 论文评阅人 白妙青副教授马游春副教授毛海央副研

3、究员 答辩委员会主席 _ 触 1.台 2014 年 5 月 20 曰 _ 中北大学学位论文 _ 基于 FPGA 的 1553B 总线控制器设计 摘要 各种飞行设备的姿态控制系统如同人类的手脚一样控制着飞行设备的姿态。姿态控 制系统中控制计算机负责所有命令和数据的下发，是整个系统的大脑。对于目前应用广 泛的 1553B总线协议，控制计算机不能满足通信需求。本课题针对该问题设计了由控制 计算机到 RT 终端的中继器 1553B 总线控制器，实现了由控制计算机到 RT 终端的 可靠通信。设计中采用RS-422 接口与弹载计算机进行通信，利用 FPGA 内部的 IP 核实 现对 1553B 协议芯片的

4、快速配置，在弹载计算机与 RT 终端之间的数据通信进行了可靠 性设计。 针对控制计算机与 RT 终端间接口不匹配的问题，采用 RS-422接口作为中转接口。 本文采用一种分频时钟的方法来控制串行数据的波特率。用这种方法控制串行数据读取 点时，读取点接近每个数据位的中间位置，这样能避免因为信号的抖动而产生的错误， 而且能避免因数据脉宽不准确而产生的误读。 提出了利用 FPGA 内部的 IP 核实现 1553B 协议芯片快速配置为 BC 功能的方法。 1553B协议的实现采用了协议芯片 BU-61580。 由于 BU-61580可以工作在 BC、 RT和 BM三种模式，在使用前首先要根据实际需要对

5、其进行配置，每种功能需要配置的寄存 器多达几十个，按照常用的配置方法，配置芯片的逻辑非常冗长。为了简化逻辑设计， 对 BU-61580 进行快捷配置，设计中应用了 FPGA 内部的 IP 核，将配置信息预先存储在 ROM 中，每次上电先将配置信息写入 BU-61580 中。这样就大大缩短了软件的长度，同 时修改配置参数更加方便。 为了提高弹载计算机与 RT 终端间数据通信的可靠性，对通信逻辑进行了可靠性设 计。设计中着重采用了避错设计和杳错设计两种设计方法。避错设计贯穿程序编写的始 末，是程序设计必须遵守的基本原则。杳错设计则落实到了数据传递过程中的每个功能 模块，对数据传输的各个环节进行层层

6、把关。进行了可靠性设计后，能够全程监视数据 传输的各个环节，保证了数据通信的万无一失。 课题中的 1553B 总线控制器已通过各种试验的考验，试验中未出现硬件的失效及逻 辑功能的异常，证明对总线控制器的设计合理、可靠。 关键词 ： RS-422 接口， 1553B 总线， FPGA， 软件可靠性设计 中北大学学位论文 1553B Bus Controller Design Based on FPGA Abstract The gesture control systemof various kinds of flight equipment,like human 9s hands and fe

7、et, controls the attitude of the flight.The controllingcomputerin the gesture control systemis responsible for command and datadelivery, it is the brain of the whole system.For the current widely used 1553B bus protocol, the controlling computer can not meet the communication demand.To address this

8、issue, 1553B bus controller which is the repeater between the controlling computer and RT terminal is designed in this paper, reliable communication betweenthe control computer and RT terminal is realized.RS-422 interface is used to communicate withmissile-borne computer, the fast configuration of 1

9、553B protocol chip is realized using FPGA internal IP core, data communication between missile-borne computerand RT terminal is designed reliably. RS-422 interface is applied as a transit interface to solve the problem which is the interface mismatch between the control computer and the RT terminal.

10、 The method of dividing the clock to control the baud rate of the serial data is applied in this paper.When using this method to control the serial data read point,the read point is close to the middle position of each data bit,so as to avoid errors arising from the dither signal,and to avoid error-

11、reading due to the inaccuracy of the data pulse width. Protocol chip BU-61580 is used to achieve 1553 protocol. As BU-61850 can work in BC, RT and BM modes, each mode must be configured according to the actual needs, dozens of registers are needed to configure in each mode. To simplify the logical d

12、esign, BU-61850 is quickly configured, internal IP corein FPGA is applied in the design,the configuration information is stored in the ROM in advance,and configuration information is written in the BU-61580 before the power turned on.So the length of the software is greatly shortenedand in the mean

13、time, the configuration parameters are more convenient to modify. In addition to complete the basic functions like data forwarding and data amount control, as a part of attitude control system, reliability design of bus controller must be focused. A hardware platform is built in hardware design in t

14、he principle of simplifying circuit to reduce 中北大学学位论文 the failure degree. Erroravoidance design and error checking design are emphasized in this design to improve the data transmission reliability in software design.Erroravoidance design runs through programming and it is a basic principle that pro

15、gramming must comply.Error checking design is implemented in the data transfer process for each functional module;all aspects of data transmission are checked at each level to ensure that no errors occurred in data transmission. 1553B bus controller mentioned in this paper has passed all kinds of te

16、sts; hardware failure and logical dysfunction are not occurred in the test, so the design of the bus controller is proved to be reasonable and reliable. Keywords: RS-422 interface, 1553B bus, FPGA, BC mode, Reliability design 中北大学学位论文 目录 1 绪论 1.1 课题的来源 . 1 1.2 课题的研究目的和意义 . 1 1.3 课题研究的国内外发展现状 . 2 1.3

17、. 1 1553B 协议芯片发展现状 . 2 1.3.2 总线控制器 （ BC)发展现状 . 3 1.4 论文主要内容及章节安排 . 4 2 总线控制器硬件平台设计 2.1 硬件组成划分 . 6 2.2 主控芯片的选择 . 7 2. 3 RS-422接口电路设计 . 8 2.4 1553B 总线接口设计 . 8 2.5 本章小结 . 10 3 通信逻辑设计 3.1 逻辑功能要求 . 11 3. 2 RS-422数据接收模块设计 . 13 3.2.1 RS-422 数据接收时序设计 . 13 3.2.2 数据包的识别 . 15 3.2.3 数据量控制信号的产生与发送 . 18 3.3 1553B

18、 总线控制模块 . 19 3.3.1 BU-61580 的读写操作 . 19 3. 3. 2 BU-61580 芯片 BC 模式配置流程 . 21 3. 3. 3 BU-61580 芯片 BC 模式配置参数的确定 . 22 3. 3. 4 1553B 消息块设置 . 25 3.3.5 1553B 消息发送控制 . 27 中北大学学位论文 3. 4 本章小结 . 28 4 软件的可靠性设计 4. 1 避错设计 . 29 4. 1. 1 模块化设计 . 30 4. 1.2 高内聚，低耦合设计 . 30 4. 2 查错设计 . 31 4. 2. 1 RS-422 数据接收查错及数据解包 . 31 4

19、. 2. 2 数据打包回传查错 . 33 4. 2. 3 设备点名查错 . 37 4. 2. 4 CRC 校验查错 . 38 4. 2. 5 BC 块状态字回读查错 . 39 4. 3 本章小结 . 41 5 性能测试及结果 5. 1 测试平台的搭建 . 42 5. 2 测试流程 . 44 5. 3 测试结果 . 45 5. 4 本章小结 . 50 6 总结与展望 6. 1 工作总结 . 51 6. 2 工作展望 . 51 参考文献 攻读硕士学位期间发表的学术论文及取得的研究成果 致谢 中北大学学位论文 1 绪论 1.1 课题的来源 本课题来源于某弹载控制系统项目。弹载控制系统主要由弹载计算机

20、、 1553B 总线 控制器、 RT 终端、地面测试设备及通信电缆网组成。弹载计算机负责计算和加载终端 参数， RT终端依据这些参数执行相应动作。然而 RT 终端为 1553B 接口，运算速度较 慢的弹载计算机没有充足的计算能力去实现复杂的 1553B 通信协议，不能与 RT 终端可 靠通信，由此提出了对 1553B 总线控制器的设计需求。总线控制器作为一个传输枢纽， 一方面要通过一种较为简单的通信协议得到弹载计算机发出的数据，另一方面要可靠地 实现 1553B 通信协议，将数据完整无误地转发给 RT 终端，此外还应要分担部分数据处 理工作，尽量减轻弹载计算机的数据处理负担 。目前该总线控制器

21、的设计已经完成，并 已与弹载控制系统的其他组成部分联合调试成功。 1.2 课题的研究目的和意义 导弹制导控制系统由导弹姿态控制系统和制导系统两部分组成。制导系统由测量设 备和制导计算设备组成，测量设备测量弹体相对于目标的速度或位置并将测量数据上传 给制导计算设备；制导计算设备按照预定的规律将数据加以计算和处理，处理后的数据 发送给导弹姿态控制系统。 1制导系统相当于导弹的 “ 眼睛 ” 和 “ 大脑 ” ，负责 “ 观察 ” 弹体的位置并作出判断下一步弹体的飞行轨迹。姿态控制系统由敏感装置、计算设备及 执行机构 组成，又叫做自动驾驶仪。它接收制导系统发送的制导命令，控制弹体姿态， 改变弹体的飞

22、行轨道，从而保证弹体能按规定轨道稳定飞行。 2姿态控制系统相当于导 弹的 “ 四肢 ” ，负责改变飞行的姿态和轨迹。 弹载控制系统属于导弹姿态控制系统的一部分，弹载计算机是计算设备， RT 终端 是执行机构，而连接二者的 1553B 总线控制器起到枢纽的作用，负责二者的信息往来。 1553B 总线控制器是由弹载计算机到 RT 终端的唯一通信通路，它工作的可靠性直接影 响弹体发射的成败，因此至关重要。 目前我国现役的弹载计算机中很大一部分都是上世纪 末开始服役的。它们性能稳 定，工作可靠，顺利执行过多次任务。由于航天系统对设备稳定性、可靠性要求非常高， 1 中北大学学位论文 所以目前的许多试验和

23、研究仍然采用这些弹载计算机来进行。但随着科学技术的不断进 步和新产品新工艺的不断推出，新研设备往往对数据传输的速度和存储的容量要求更 大，老的弹载计算机已经渐渐不能适应新的需求。解决这种矛盾的途径有两种：一是淘 汰老的弹载计算机来适应新的要求；二是新研产品适应老的弹载计算机做相应调整。前 一种途径可行性很低，因为弹载计算机的工作可靠与否需要时间的检验，不可能马上适 应新的要求。那么要满足新需求就只能以可靠性更高的老弹载计算机为基础，开发新的 设备。 弹载控制系统中采用的弹载计算机从 20世纪 90年代起开始执行各种任务，性能一 直很稳定。其主控制器选择的是 MCS 51系列的 8031型单片机

24、，工作频率在 3.5MHz12MHz 之间。若将所有的数据判断、处理工作全部交由弹载计算机来完成， 那么整个弹载控制系统的大部分时间都处在等待状态中，运行速度将会很慢。 1553B 总 线控制器作为新研产品，在设计中分担了弹载计算机的数据处理工作，这就大大减轻了 弹载计算机的负担，提高了整个弹载控制系统的工作速度。 1.3课题研究的国内外发展现状 1.3.1 1553B 协议芯片发展现状 1553B 协议最早由美国军方定义，最早应用于军用飞机设备之间，全称是 MIL-STD-1553B 数据传输协议标准。目前 1553B 协议标准已经成为国际公认的总线标 准，被广泛应用于导弹、国际空间站、人造

25、卫星、坦克、军舰等军事领域，并且已逐渐 进入一些非军事领域崭露头角。我国参考了 1553B 协议，于 97年颁布了国军标 GJB289A-973 1553B 协议定义了三种协议终端，分别是：总线控制器 (Bus Controller 简称 BC)、 远程终端 (Remote Terminal 简称 RT)及总线监控器 （ Bus Monitor 简称 BM) 4。其中， 总线控制器 BC 是总线上唯一能够激活总线上的命令，发起数据传输的终端；远程终端 RT 是挂接在总线上的子系统，它受 BC 的控制来从总线上接收数据或向总线发送数据； 总线监视器 BM 监视 1553B 总线上的所有消息，它可

26、以对总线上的数据进行记录并分 析，但它不能向总线发送任何消息 5。目前实现 1553B 协议的方式有两种：一是根据 1553B 协议的电气规定自行搭建 1553B 总线通信的硬件平台，并根据协议规定的数据传 输方式编写通信软件；另一种是利用市场上已有的 1553B 协议芯片实现 6。前一种方式 2 中北大学学位论文 成本小，但往往搭建出来的硬件平台体积大、研发时间长，并且可靠性难以保证；后一 种方式成本稍高，但硬件电路小、操作简单，并且市场上的协议芯片已经经过长期的实 践检验，可靠性有保证。目前涉及 1553B 标准的领域大都选择 1553B 协议芯片来实现 1553B 协议 7。 由于 15

27、53B 总线起源于美国，所以美国对于 1553B 协议芯片的开发进程远远超过 其他国家，相应的产品也十分丰富。目前工艺成熟、性能稳定的产品有 DDC 公司生产 的 ACE 系列协议芯片 BU-61580、 BU-65620 和 BU-61590; UTMC 公司生产的 UT1553B; Inter 公司生产的 M82553; Actel 公司生产的 1553BRT 及 1553BBC 等。英国的 Dynex Semiconductor 公司的 MA3690、 MA3691 及 MA3693 也被广泛应用 8。 我国的中国航空工业总公司对已有 MIL-STD-1553标准进行了修改和完善，经过国

28、 防科学技术工业委员会批准，于 1997 年颁布了相应的国军标。由于我国对 1553B 总线 的应用起步较晚，国内拥有自己核心技术的研制单位很少。成都恩菲特科技有限公司生 产的 EP-31580是国产 1553B 协议芯片中的佼佼者。它采用 SOC 技术并通过 FPGA 设 计实现，符合MIL-STD-1553A/BNotice2 及 GJB289A 的标准。围绕着 EP-31580， 恩菲 特 公司开发出了多种终端产品。凭借着价格低廉的优势，该公司的 1553B 相关产品也 得到了广泛的应用 9。 1.3.2总线控制器 （ BC)发展现状 1553B 总线被应用在各种可靠性要求非常高的场合中

29、，如火箭的控制系统中、卫星 的控制系统中、战斗机的控制系统中 1 。在这些系统中，往往总线控制器 （ BC)是整 个控制系统中唯一能发起总线消息传输的机构，所以一旦总线控制器出现故障，整个系 统就会瘫痪，后果不堪设想。为了提高 1553B 总线控制器的可靠性，国内外科研人员 大都采用了冗余设计11。冗余设计是总线控制器的备用系统 （ BBC)的设计。 BBC 必 须一直保持热备份的状态，一旦 BC 出了故障 BBC 马上切换为 BC， 代替故障 BC 执行 任务 12。 目前在国外的航空航天系统中，具有冗余设计的总线控制器已广泛应用。在 B-1B 型战略轰炸机的航电系统中设计了 7条具有双冗余

30、度的 1553B 总线。它的冗余功能是 通过对输入和输出数据的环绕式测试实现的： BC 向 RT 发送两个数据字，之后 BC 向 RT 发送返回请求读回数据字，将 RT 返回的数据与发送的数据进行比较，若有一个比 3 中北大学学位论文 较错误或者所有 RT 都没有响应则视为 BC 故障，启动 BBC 继续工作。除此之外， C-17A 型运输机、 SH-60F 型反潜直升机、 0V-1D 型电子任务机、卡西尼航天器以及 F-16C/D 型歼击机同样都采用了冗余设计 13。 在我国，总线控制器的冗余设计尚处于研究阶段，仅有相关学术论文的发表而未见 具体应用。国内的北京航空航天大学、西安微电子技术研

31、究所、宇航智能控制技术国防 科技重点实验室、第二炮兵工程学院、中国船舶重工集团公司江苏自动化研究所在 BBC 方向均有研究。目前 BC 的故障检测方案主要有三种：一是由 BC 自主进行自检 ， BBC 通过 BC 发送的工作状态的离散信号来判断 BC 是否出现故障；二是 BBC 处于 RT 运行 方式或者 BM 运行方式，通过实时的检测总线消息来决定是否要接替总线的控制权限； 三是由第三方检故设备检测 BC的工作情况，出现故障后向 BBC 发送接管总线信号。 国外大都采用第三种方案，目前我国还没有掌握该方案的核心技术，相关研究有待进一 步进行 14。 1.4论文主要内容及章节安排 本文对 15

32、53B 总线控制器的设计方案进行了总体的分析，介绍了总线控制器硬件 平台的设计。针对弹载计算机与 RT 终端间接口不匹配的问题，采用 RS-422接口作为 中转接口，介绍了 RS-422 接口电路设计及 1553B 总线接口电路设计；阐述了利用 FPGA 内部的 IP 核对1553B 协议芯片快速配置和控制的方法；重点对弹载计算机与 RT 终端 间数据传输的可靠性保证进行了深层次的研究和分析。 文章中各章节的具体内容规划如下： 第 1章：通过介绍本课题的来源来引出课题的研究目的及意义，之后介绍了国内外 相关研究的发展现状。 第 2 章：概述总线控制器硬件平台结构组成。解决弹载计算机与 RT 终

33、端间接口不 匹 配的问题，确定了总线控制器与弹载计算机的通信接口采用 RS-422 接口，介绍了 1553B 总线接口设计。 第 3 章：重点阐述总线控制器通信逻辑设计，将通信逻辑主要划分成 RS-422 数据 接收模块及 1553B 总线控制模块。其中 RS-422 数据接收模块中采用分频时钟的方法来 控制串行数据的波特率，阐述 RS-422数据的接收时序和接收方法； 1553B 总线控制模 块详述利用 FPGA内的 IP 核实现对 1553B 协议芯片 BU-61580 的快速配置及控制方式。 4 中北大学学位论文 第 4章：详细介绍数据处理过程中的可靠性设计，包括避错设计和杳错设计两个方

34、 面。避错设计应贯穿于程序编写的始末，在程序编写的任何环节，都不可以忽略。杳错 设计则是对总线控制器内数据的传递的各个模块进行层层把关，将杳错落实到每个模 块，以确保数据传输的万无一失，保证数据准确无误的发送给 RT 终端。 第 5章：通过地面系统来测试设备的功能。地面测试设备主要包括模拟弹载计算机 的弹载计算机等效器、模拟 RT 终端的 RT 终端等效器。地面设备可以完全模拟弹载控 制系统的功能，能全面检测 1553B总线控制器的性能。 第 6章：总结 及展望。论文工作总结和概括，提出了有待提高和改进的方向。 中北大学学位论文 图 2.1 总线控制器在弹载控制系统的位背 基于以上两点考虑，弹

35、载计算机与总线控制器之间采用 RS-422接口。在硬件结构 方面， RS-422接口只需要 5根信号线，结构简单；在性能方面， RS-422 标准采用差分 方式传输数据，具有很强的抗干扰性，可以长线传输，其传输可靠性在各种应用场合都 6 2 总线控制器硬件平台设计 总线控制器硬件平台设计是要搭建一个由弹载计算机到 RT 终端的通信通路，那么 首先要解决的是弹载计算机与 RT 终端接口不匹配的问题，其次还要构建实现 1553B 协 议的硬件平台。 一个系统的可靠与否，是由组成该系统的每个单元的可靠性共同决定的；而每个单 元的可靠性是由组成该单元的各个元素共同决定的，因此想要提高系统的可靠性，必须

36、 从最基本的元素入手 15。提到硬件电路的可靠性，就不得不设计失效率的问题。由总装 备部发布的电子设备可靠性预计手册 （ G_TB/Z299C-2006)中指出：电子设备的失效 率越高可靠性越低；电子设备的失效率等于设备内各种元器件失效率的叠加 16，也就是 说电子设备内的器件数目越少可靠性越高。由此可以提出硬件设计的基本原则：一是在 选用器件时尽量选择失 效率低（可靠性高的器件 ）； 二是简化电路设计，尽量用集成器 件代替分立器件的组合。 2.1 硬件组成划分 1553B 总线控制器在弹载控制系统中的位置如图 2.1 所示。总线控制器与 RT 终端 之间采用 1553B 总线通信，而弹载计算

37、机与总线控制器之间的通信方式未确定。选择 与弹载计算机的通信方式必须考虑两点：一是通信接口要简单以满足简化设计提高可靠 性的原则；二是通信协议要简单，因为总线控制器的研制初衷之一就是要用一种简单的 协议代替 1553B 协议，以减少弹载计算机的处理时间。 中北大学学位论文 得到了认可；在通信协议方面，串行通信实现方法简单，数据传输的波特率易调节，不 会让弹载计算机花费大量的时间进行处理。 RS-422 标准的各种特点均满足弹载计算机 和总线控制器的需求，因此二者之间采用 RS-422 接口进行串行数据的通信。 确定了所有通信接口后，按照其功能划分它的硬件组成主要有：主控电路、 RS-422 接

38、口电路、 1553B 接口电路及供电电路，如图 2.2所示。 图 2.2 总线控制器硬件组成 2.2 主控芯片的选择 目前市场上的控制芯片种类很多，应用较多的主要有单片机、 DSP 和 FPGA。 相对 于其他控制芯片， FPGA 的物理机制和纯硬件电路一样，十分可靠，能够抵抗强电磁环 境的干扰17，总线控制器被应用到复杂的电磁场环境中，所以 FPGA 被选择作为总线 控制器的主控制器件。 根据技术要求，总线控制器单次处理数据的量最大为三包数据的总和。第一包长度 为56 个字节，第二包和第三包长度都为 52 个字节，所以总线控制器单次处理数据最大 为56+52+52=160个字节。 FPGA

39、内部有缓存区，也可以外加缓存芯片开辟新的缓存区。 本着简化电路设计提高可靠性的原则，应选择芯片缓存能够满最大数据量的 FPGA， 而 放弃开辟新缓存区的方案。 Xilinx 公司的 Spartan-3AN 系列 XC3S200AN 型 FPGA， 内 部含有 36K (1K=1024)字节的 RAM， 满足数据 160 个字节的缓存要求，无需再开辟 新的缓存区。同时，XC3S200AN 内部自带 EEPROM 程序存储器，无需外加程序存储 7 中北大学学位论文 器。选用该型号 FPGA 符合简化电路设计的原则。因此，主控器件选择 XC3S200AN 型 FPGA18。 2.3 RS-422接口

40、电路设计 RS-422接口是以差分的方式接受和发送数据，差分传输本身就具有很强的抵抗外 界干扰的能力，因此传输可靠性高 19。总线控制器的 RS-422接口与弹载计算机连接， 通过 RS-422 接口接收弹载计算机发送来的数据，并且将收到的数据通过 RS-422 接口回 传给弹载计算机，数据流向是双向的。 RS-422接口电路结构如图2.3 所示。 图 2.3 RS-422 接口电路结构 采用 DS26C32作为 RS-422数据接收芯片，其为差分接收器；使用 DS26C31作为 RS-422数据传输芯片，差分变送器。它们的输入电压范围均为 7 V， 适用于 RS-422 数据的平衡传输。 为

41、了提高总线控制器的抗干扰能力，并且减少总线控制器与弹载计算机的电气连 接， RS-422数据输入、输出接口均采用光电隔离器与主控电路隔离 2 。需要注意的是， RS-422接口电平为 5V， 而主控电路电平形式为 3.3V， 二者直接通信违反了元器件降额 使用的原则，会加速 FPGA 的老化，不利于可靠性保证，因此需要对两种电平进行转换。 光隔离和电平转换可以通过光耦实现，电路简单，一举两得。 2.4 1553B 总线接口设计 1553B 通信协议本身就是以高可靠性为设计原则而问世的 21。总线控制器中的 1553B 总线接口电路的核心任务，就是实现 1553B 标准协议。为了提高产品的可靠性

42、， 本着用集成芯片代替分立器件组合的原则，不单独对 1553B 协议模块进行开发，而是 选用了工艺成熟、性能稳定的 1553B 协议芯片 美国 DDC 公司生产的 BU-61580 协 议芯片。 1553B 总线接口电路结构如图 2.4所示，虚线框内为总线控制器的 1553B 总线 8 图 2.4 1553B 总线接口电路结构 像 RS-422 数据收发芯片一样， BU-61580 额定工作电平 （ +5V)与主控电路的额定 工作电平 （ +3.3V)也存在不匹配的问题。参考芯片资料， BU-61580输入电平的阀值为 2V， 主控电路的接口电平典型值为3.3V， 也就是说主控电路输出的信号能