基于VMM的高效SOC测试平台设计-堆测试平台设计.docx
《基于VMM的高效SOC测试平台设计-堆测试平台设计.docx》由会员分享,可在线阅读,更多相关《基于VMM的高效SOC测试平台设计-堆测试平台设计.docx(5页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、基于VMM的高效SOC测试平台设计|堆测试平台设计 摘?要 随着科技信息相关技术的不断发觉,对于集成电路的相关应用得到了前所未有的重视,对于设计方面的需求也不断的增加。集成电路的设计渐渐形成了不断困难的发展趋势。因此,对困难集成电路设计进行高效的验证的探讨具有重要的理论意义和现实意义。鉴于此,本文选择集成电路的高效验证领域为探讨对象,针对相关问题进行了分析与探讨。文章首先分析了对于验证相关探讨的重要意义,然后阐述了VMM验证方法的基本原理,最好分析了芯片系统级验证方案、介绍了验证环境的总体架构。希望本文的探讨能够为基于VMM的高效SOC测试平台设计供应一些思路,同时对于相关领域的其他探讨也能起
2、到抛砖引玉的作用。关键词 VMM;SOC测试平台;验证中图分类号 TN402 文献标识码 A 文章编号 1673-9671-(2022)061-0234-01作为整个IC设计和生产过程中一个重要组成部分也是关键环节之一而言验证(verification)具有特别重要的意义和作用。这种特别的作用就是高效的验证(verification)可以确保整个项目的顺当实施,同时可以有效的限制风险,也有利于缩短整个项目的周期。验证的过程就是发觉问题、解决问题的过程。只有刚好的发觉问题,才不会给后续的工作带来麻烦和不必要的相关损失。从目前国内外的相关探讨成果和实践阅历上来看,对于集成电路的整个开发过程而言,验
3、证多数状况下要经验两轮。这两轮主要是:第一轮是针对芯片设计过程而进行的相关验证,在这一个轮次中验证的目的是要对工艺流程进行适当的限制,从而全面的发觉设计的错误,对后续工作起到保障的作用。其次轮是针对产品封装以后而进行的相关验证检验,在这一个轮次中验证的目的是要对产品的成品率进行必要的保障和支持。即便是有以上两个轮次的验证作为保障,在实践过程中的一些问题还是会出现,相关的统计表明产品失效的比例仍旧高达一百零一分之一到一百零一分之五之间。这样的话这些不合格的产品必定会给我们的相关生产带来相关的风险,甚至是不行想象的“毁灭性灾难”。由此可见,对于验证的相关探讨意义重大。1 VMM验证方法学简介作为一
4、个完整的VMM来说,一般状况下属于分层验证环境架构。这样的话,在这样一种架构模式下,VMM可以有以下五个层次构成。这五个层次分别是:测试层(Test Layer)场景层(Scenario Layer)、功能层(Function Layer)、吩咐层(Command Layer)和信号层(Signal Layer)。同时VMM还可以进行相关功能覆盖率的收集,这主要是在除了测试层(Test Layer)意外的其他四个分层上进行的。正式基于这种层次化的结构设计,最为原始的初级信息被不断的进行抽象,最终成为了最为高级的事务级信息。各层之间相互递进,每一个层级都为上一个层级供应了肯定的特定服务,同时借助
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 VMM 高效 SOC 测试 平台 设计
限制150内