集成电路制备工艺课件(PPT40张).ppt
《集成电路制备工艺课件(PPT40张).ppt》由会员分享,可在线阅读,更多相关《集成电路制备工艺课件(PPT40张).ppt(41页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、集成电路集成电路材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛Contentsv集成电路的定义v集成电路的分类v集成电路的工艺材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路定义集成电路定义v集成电路(integrated circuit)是一种微型电子器件或部件。采用一定的工艺,把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在一小块或 几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构;其中所有元件在结构上已组成一个整体,使电子元件向着微小型化、 低功耗和高可靠性方面迈进了一大步。它在电路中用字母“I
2、C”表示。材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路分类集成电路分类v按其功能结构按其功能结构:可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大 集成电路类。v按制作工艺:按制作工艺:半导体集成电路和膜集成电路。v按导电类型:按导电类型:双极型集成电路和单极型集成电路,他们都是数字集成电路。材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路分类集成电路分类v按集成度高低按集成度高低:v 小规模集成电路:小规模集成电路:SSI 英文全名为 Small Scale Integration, 逻辑门10个以下 或 晶体管 100个以下。v 中规模集成
3、电路:中规模集成电路:MSI 英文全名为 Medium Scale Integration, 逻辑门11100个 或 晶体管 1011k个。v 大规模集成电路:大规模集成电路:LSI 英文全名为 Large Scale Integration, 逻辑门1011k个 或 晶体管 1,00110k个。v 超大规模集成电路:超大规模集成电路:VLSI 英文全名为 Very large scale integration, 逻辑门1,00110k个 或 晶体管 10,001100k个。v 特大规模集成电路:特大规模集成电路:ULSI 英文全名为 Ultra Large Scale Integratio
4、n, 逻辑门10,0011M个 或 晶体管 100,00110M个。v 巨大规模集成电路:巨大规模集成电路:GLSI 英文全名为 Giga Scale Integration, 逻辑门1,000,001个以上 或 晶体管10,000,001个以上。材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺前部工序的主要工艺前部工序的主要工艺将设计在掩膜版将设计在掩膜版(类似于照相底片类似于照相底片)上上的图形转移到半导体单晶片上的图形转移到半导体单晶片上根据设计的需要,将各种杂质掺杂在需根据设计的需要,将各种杂质掺杂在需要的位置上,形成晶体管、接触等要的位置上,
5、形成晶体管、接触等制作各种材料的薄膜制作各种材料的薄膜材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺光刻:接触光刻、接近光刻、投影光刻、电子光刻:接触光刻、接近光刻、投影光刻、电子束光刻束光刻刻蚀:干法刻蚀、湿法刻蚀刻蚀:干法刻蚀、湿法刻蚀离子注入离子注入 退火退火扩散扩散氧化:干氧氧化、湿氧氧化等氧化:干氧氧化、湿氧氧化等CVD:APCVD、LPCVD、PECVDPVD:蒸发、溅射:蒸发、溅射材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺 (在另外厂房)(在另外厂房)(1)背面减薄(2)划片、掰片(3)粘
6、片(4)压焊:金丝球焊(5)切筋(6)整形(7)封装(8)沾锡:保证管脚的电学接触(9)老化(10)成测(11)打字、包装 划片材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺图形转换:光刻v光刻三要素:光刻胶、掩膜版和光刻机 光刻胶又叫光致抗蚀剂,它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体 光刻胶受到特定波长光线的作用后,导致其化学结构发生变化,使光刻胶在某种特定溶液中的溶解特性改变v正胶:分辨率高,在超大规模集成电路工艺中,一般只采用正胶v负胶:
7、分辨率差,适于加工线宽3m的线条材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺正胶:曝光后可溶正胶:曝光后可溶 分辨率高分辨率高负胶:曝光后不可溶负胶:曝光后不可溶 分辨率差分辨率差材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺图形转换:光刻几种常见的光刻方法接触式光刻、接近式曝光、投影式曝光材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺图形转换:光刻接触式光刻:分辨率较高,但是容易造成掩膜版和光刻胶膜的损伤。接近式曝光:在硅片和掩膜版之间有一个很小的间隙(102
8、5m),可以大大减小掩膜版的损伤,分辨率较低投影式曝光:利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法,目前用的最多的曝光方式材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺n 湿法刻蚀湿法刻蚀 利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。n 干法刻蚀干法刻蚀 主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。图形转换:刻蚀技术材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺图形转换:刻蚀技术v湿法腐蚀
9、: 湿法化学刻蚀在半导体工艺中有着广泛应用:磨片、抛光、清洗、腐蚀 优点是选择性好、重复性好、生产效率高、设备简单、成本低 缺点是钻蚀严重、对图形的控制性较差材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺图形转换:刻蚀技术v干法刻蚀v溅射与离子束铣蚀:通过高能惰性气体离子的物理轰击作用刻蚀,各向异性性好,但选择性较差v等离子刻蚀(Plasma Etching):利用放电产生的游离基与材料发生化学反应,形成挥发物,实现刻蚀。选择性好、对衬底损伤较小,但各向异性较差v反应离子刻蚀(Reactive Ion Etching,简称为RIE):通过活性离子对衬
10、底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点,同时兼有各向异性和选择性好的优点。目前,RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺杂质掺杂杂质掺杂掺杂:将需要的杂质掺入特定的半导体区域中,以掺杂:将需要的杂质掺入特定的半导体区域中,以达到改变半导体电学性质,形成达到改变半导体电学性质,形成PN结、电阻、欧结、电阻、欧姆接触姆接触磷磷(P)、砷、砷(As) N型硅型硅硼硼(B) P型硅型硅掺杂工艺:扩散、离子注入掺杂工艺:扩散、离子注入材料科学与工程学院材料科学与工程学院pp
11、t设计大赛设计大赛集成电路生产工艺集成电路生产工艺杂质掺杂:扩散杂质掺杂:扩散v替位式扩散:杂质离子占据硅原子的位: 、族元素 一般要在很高的温度(9501280)下进行 磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数,可以利用氧化层作为杂质扩散的掩蔽层v间隙式扩散:杂质离子位于晶格间隙: Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大67个数量级材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺替位式扩散替位式扩散 低扩散率低扩散率 杂质离子占据硅原子的位置(Ar、P)杂质掺杂:扩散杂质掺杂:扩散间隙式扩散间隙式扩散 高扩散
12、率高扩散率 杂质离子位于晶格间隙(Au、Cu、Ni)材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺杂质掺杂:扩散杂质掺杂:扩散横向扩散横向扩散 当原子扩散进入硅片,向各个方向运动,杂质沿硅片表面方向迁移,会导致沟道长度减小,影响器件的集成度和性能。材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺离子注入离子注入v离子注入:将具有很高能量的杂质离子射入半导体衬底中的掺杂技术,掺杂深度由注入杂质离子的能量和质量决定,掺杂浓度由注入杂质离子的数目(剂量)决定 掺杂的均匀性好 温度低:小于600 可以精确控制杂质分布
13、 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺集成电路生产工艺材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺:退火集成电路生产工艺:退火v退火:也叫热处理,集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火 激活杂质:使不在晶格位置上的离子运动到晶格位置,以便具有电活性,产生自由载流子,起到杂质的作用 消除损伤v退火方式: 炉退火 快速退火:脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)材料科
14、学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺:制膜集成电路生产工艺:制膜氧化工艺氧化工艺氧化膜的生长方法,硅片放在1000C左右的氧气气氛中生长氧化层。选择选择SiO2的原因的原因l 理想的电绝缘材料:eg大于8eVl 化学性质非常稳定l 室温下只与氢氟酸发生化学反映l 能很好的附着在大多数材料上l 可生长或淀积在硅圆片上氧化膜的用途氧化膜的用途l 光刻掩蔽(扩散掩蔽层,离子注入阻挡层)l MOS管的绝缘 栅材料l 电路隔离或绝缘介质,多层金属间介质l 电容介质材料l 器件表面保护或钝化膜湿氧氧化:湿氧氧化:氧化速率高但结构略粗糙,制备厚二氧化硅薄膜干氧氧化:干氧氧化:
15、结构致密但氧化速率极低材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺:制膜集成电路生产工艺:制膜SiO2的制备方法v热氧化法 干氧氧化 水蒸汽氧化 湿氧氧化 干氧湿氧干氧(简称干湿干)氧化法 氢氧合成氧化v化学气相淀积法v热分解淀积法v溅射法材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺:制膜集成电路生产工艺:制膜化学汽相淀积(CVD)v化学汽相淀积(Chemical Vapor Deposition):通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程vCVD技术特点: 具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆
16、盖优良、适用范围广、设备简单等一系列优点 CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜,例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺:制膜集成电路生产工艺:制膜常用的CVD技術有:(1) 常压化学气相淀积(APCVD);(2) 低压化學气相淀积(LPCVD);(3) 等离子增强化學气相淀积(PECVD)较为常见的CVD薄膜包括有: 二氧化硅(通常直接称为氧化层) 氮化硅 多晶硅 难熔金属与这类金属之其硅化物 材料科学与工程学院材料科学与工程学院ppt设计大赛设计大赛集成电路生产工艺:制膜集
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路 制备 工艺 课件 PPT40
限制150内