多核高速并行数字信号处理板设计.docx

《多核高速并行数字信号处理板设计.docx》由会员分享，可在线阅读，更多相关《多核高速并行数字信号处理板设计.docx（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、多核高速并行数字信号处理板设计 【摘要】随着高性能数字信号处理芯片技术的飞速发展，多核高速运行的数字信号处理板在信息通信、自动化控制、航天航空、医疗家电、军事雷达等诸多领域都得到了广泛运用。多核的信号处理板在信号处理上表现优异，通用的信号处理器扩宽了信号处理和数据传输宽带等多方面性能。本文具体介绍基于TMS320C6678的高速并行数字信号处理板的软硬件设计及在雷达相参处理设备中的应用，为增大雷达的信号成像处理和大数据处理的实施性和高度集成性. 【关键词】TMS320C6678;信号处理;雷达;DSP 1基于TMS320C6678高速并行数字信号处理板的设计 1.1硬件设计电源、时钟、处理器及

2、系统的工作原理 TMS320C6678的电源设计较为特殊，设备的上电顺序也较为特殊，在运作时主要通过SP3-ANFPGA电源芯片控制供给电压，当行数字信号处理板产生反应供给电源时TMS320C6678通过VID接口来调控电压，在IISC-6678控制电压板上布置着线性和电源开关以便于适用于不同负载空间的大小。TMS320C6678的时钟要求类型也较多，正确的时钟是保证IISC-6678正常运作的关键，精确地时钟需要进行专业的编程，所设置的可编程时钟分发芯片在节省空间的同时创造了多条输出路径，在核时钟除外还包含了DDR时钟、SRIO时钟以及PCIE等时钟，TMS320C6678在上电时序期间能够

3、在多个时钟源下被自动配置其他设备。TMS320C6678该器件为八核处理器其主频率为1.25GHz，每个核都有32KBL1DSRAMHE32KBL1PSRAM，在数字信号处理板上核共享4MBSL2SRAM。数字信号处理板在数据传输上总宽带不低于20Gbit/s，两组数据接口对应的时钟、脉冲、数据，数据率为160MHz。多核高性能的数字信号处理板由多块芯片组成，并且通过各种器件来连接储存系统中的数据和程序模式，内部系统与外部数据的传输赋予了数字信号处理板较强的灵活性和通用性，在提高效率的同时大大降低了数字信号处理系统的维护难度。 1.2信号处理机功能模块设计 IISC-6678板卡在集成板的使用

4、上结合了多模块，主要是AD、DSP、FPGA模块的组合。AD采集模块所使用的是AD9650芯片，该模块芯片使用双通道16位在高流量的数据采集样，在医学、军事、信息上AD采集模块都有多方面的使用，多核并行的数字信号处理器在系统数据交换上提高了工作的效率，也进一步提高了内存数据传输的数量，也通过数字信号处理器进行整合的数据传输进行间接地传导。DSP模块数字信息处理器由KEYSTONE架构和全新的C66X内核构成，在DSP运行时相同的地址线将64根地址线分成4组16bit的线控制。集成异步动态的随机存取内存条将进行自革新内存的外部空间储存器与系统内存储存空间进行总直线的读写，把数字信号处理器的内存运

5、行与后台之间的数据传输结合在一起。FPGA模块由两款芯片构成，FGG484和FFG900两款芯片将主要负责DSP进行时的电控顺序和数据输入控制以及DSP的主要控制。通过现场可编程们阵列FPGA与数字信号处理器之间的矢量中断发生，或是在数字信号处理之间将子程序写入了另一个寄存处理器中，数字信号处理器中断时将子程序地址直接转到子程序当中。多重数字信号处理器的构建中运用到了多个处理程序，调控数字信号处理器在协调数据编程的同时进行以外的编程，在多核并行的数字信号处理器系统之间进行储存空间的映射，更新了数字信号处理的传输方式。 2基于TMS320C6678的雷达信号处理机设计 2.1雷达信号的应用处理

6、随着近年来我国雷达技术的飞速发展，雷达制造的水平已经与世界领先水平相近。但是部分雷达的侦测能力较低容易受到外界杂波的干扰，对于提升雷达的隐身性和侦测能力还要继续提升。数字信号处理板在器件工业的发展对于非相参雷达的发展具有很大意义，使其数字信号处理器的操作变得更加简单直接，满足了现代工业所需的稳固工作环境和小投资的特点。在米波脉冲雷达的设计上针对雷达的频率和波形的设计特点，运用大规模的数字信号实时处理将定脉冲周期内完成了大量的数字运行，借助数字信号处理板器也满足现代雷达对精密度和实时性的需求。 2.2TMS320C6678在雷达系统设计中的应用 雷达系统需要高精度、高分辨率新性能要求，在信号处理

7、的实时性和大数据性的要求之下现阶段主要采用多处理器与超高速的串行数据传输为主，如图二所示。TMS320C6678在DSP处理器中具有八核、高度集成、浮点运算能力强、低能耗、大量传输的特点。TMS320C6678在雷达上的应用将雷达中阵列信号的运算不断简单化，优化预算结构的处理。FPGA将VO脚管与乘法器资源并行累加运算，处理机上采用了四个TMS320C6678处理器结构，四个处理节点之间将有效提高系统和用户储存数据的能力。TMS320C6678利用CPLD在上电参数和配置寄存器中优化配置，FPGA内部也通过高速串行接口GTX辅助传输通道。 3结语 综上所述，高性能的数字信号处理器将FPGA和A

8、SIC信号处理能力提升到了另一个水平层面，大大提高的指令集处理器可编程性能将有效提高数字信号处理的储存能力、信号处理功能以及图像处理能力，数字信号处理器物经过各种拓扑结构的互相连接增加了自身的运载能力，进一步扩宽了数字信号处理器在军事、工业、科技等各方面领域的运用。结合新型数字信号处理器技术在雷达中的实际应用，高性能的传输效能满足了现代雷达高精度高分辨率的要求，同时也即将雷达项目研发的经费和风险，通用的高速串行数据处理平台也更加利于平台的主线接入，便于情报的分析和终端显示。 第5页 共5页第 5 页 共 5 页第 5 页 共 5 页第 5 页 共 5 页第 5 页 共 5 页第 5 页 共 5 页第 5 页 共 5 页第 5 页 共 5 页第 5 页 共 5 页第 5 页 共 5 页第 5 页 共 5 页