多功能数字钟的设计与仿真分析(共12页).doc

《多功能数字钟的设计与仿真分析(共12页).doc》由会员分享，可在线阅读，更多相关《多功能数字钟的设计与仿真分析(共12页).doc（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上淮 海 工 学 院课程设计报告书课程名称： 电子技术课程设计 题 目： 多功能数字钟的设计与仿真分析学 院： 电子工程学院（东港） 学 期： 2012-2013-2 专业班级： D通信工程111 姓 名： 学 号： 评语：成绩：签名：日期：1 引言数字钟是采用数字电路实现对时、分、秒，数字显示的计时装置。早已成为人们日常生活中不可少的必需品，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展，数字钟的设计已经是个课程的基础。由电子电路实现一个自动数字钟，完成秒分时自动调节及其相关功能，加强学生手动实践能力成为合适首选的方案之一。数字钟是现代计时器

2、，也可用作时间控制的时钟源。数字钟由于其具有走时准，显示直观，款式新颖，附加功能多等优点而受到人们的欢迎。设计一个具有整点报时，可对时的数字钟。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表,钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。如闹铃、按时自动打铃、等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。2 主要目的和要求实验设计目的：掌握各芯片的逻辑功能及使用方法；掌握数字钟的设计方法和计数器相互级联的方法；进一步掌握数字系统的设计和数字系统功能的测试方法；熟悉集成电路的使用方

3、法。功能要求：设计一个高精度、高稳定度的时钟信号源。用秒脉冲作信号源，数字钟具有显示时、分、秒的24小时制功能和显示星期的功能。数字钟具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。计时过程具有整点报时功能。3 数字钟构成与仿真分析3.1 数字钟的基本构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。3.2 工作原理分析数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒

4、计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。3.3 数字钟的基本逻辑功能框图图1 数字钟的基本逻辑功能图4 数字钟的硬件及原理图4.1 秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。振荡器:通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲，输出波形的振荡周期 T=0.7(Ra+2Rb)C 振荡频率f=1.43/(Ra+2Rb)CPS: Ra=R1+R4, Rb=R2图2 多谐振荡器电路图图3 多谐振荡器输出波形分频器:

5、分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS160进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。图4 分频器电路图图5 分频后波形图4.2 计时电路秒、分计数器为60进制计数器，小时计数器为24进制计数器。74LS90功能：十进制计数器原理说明：本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。有选通的零复位和置9 输入。为了利用本计数器的最大计数长度（十进制），可将B 输入同QA输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。图

6、6 74LS90管脚图和功能表选用6片74LS90来实现计数功能，其中分个位、秒个位及时个位是十进制，分十位和秒十位是六进制，时十位只能显示0、1、2三个数字。分计时和秒计时中当Q1、Q2全为1时，R01、R02均为高，计时器清零实现60进制。时计数中当十位Q1和个位Q2均为1时，十位个位上R01、R02全为高，计时器清零实现24进制。选择两片74LS90的芯片级联，一片实现十进制的功能，一片实现六进制的功能，且六进制的芯片的计数要用十进制的9到0的跳变进行使能，基于这个想法，可知六十进制的计数器易得。低位的十进制计数器采用同步清零的方式实现。同步清零意味着计数器的清零使能是在1001的时候就

7、已经给出的，在下一上升沿脉冲来时可以实现清零。 低位的十进制计数器采用同步清零的方式实现。同步清零意味着计数器的清零使能是在1001的时候就已经给出的，在下一上升沿脉冲来时可以实现清零。图7 六十进制计数器二十四进制的电路实现与六十进制的基本原理有异曲同工之妙，都是采用清零法来实现的。本设计将二十四进制同样分为两位，低位在高位为0000和0001时为十进制，而在高位为0010时为四进制，高位为3进制。所以需要注意的时刻在当高位为0000和0001时，时钟低位为1001，分秒皆为时时钟高位的进位及时钟低位和分秒的清零；时钟高位为0010时，时钟低位为0011，分秒皆为时计数器的全部清零功能。图8

8、 二十四进制计数器4.3 译码显示电路译码显示电路是将计数器输出的8421BCD码译成数码管显示所需要的高低电平，我们采用的是七段数码管。七段数码管采用四位一体的共阴高红七段数码。图9 BCD-7段译码器4.4 整点报时电路连续五声报时电路，即希望在整点到来之前，能够发出五声的迅响信号，在最后一次迅响信号结束的一瞬间，即为整点的时刻。其中控制信号U25A来自分计数器的拾位、个位和秒计数器的拾位的输出状态组合。在每小时的最后10秒内，U25A输出为高电平.门U26A输入端加有频率为1kHz的信号B，同时又受QD秒个位 、QA秒个位的控制，只有在59秒时B信号才可以通过门U26A；门U28A的输入

9、端加有频率为500Hz的信号A，同时又受QD秒个位非、QA秒个位的控制，即51秒、53秒、55秒、57秒时，A信号可通过U28A，再经过与非门U29A，从而实现前四响为500Hz，最后一响为1kHz，且最后一响完毕正好整点。图10 整点报时电路图4.5 校时电路图11 校时电路打开开关，通过调节k1引入秒脉冲可以校正时显示，调节k2引入秒脉冲可以校正分显示。5 总体电路图：图12 总体电路调用示波器，在59分51、53、55、57秒时开始输出高电平500Hz频率，59分59秒时输出高电平1000Hz频率，,这些时候示波器XSC7有波形(由于蜂鸣器不响，添加示波器从而来判断此多时钟电路有整点报时

10、作用)。如图13 图13 整点报时波形图6.收获、体会和改进设计的建议本课程设计的不足是用到比较多的集成电路,由于对各种参数不了解，所以也就不能很好的选择正确的运用，但由于只是仿真，对结果的影响也不是很大。本课程设计的有点就是电路的功能比较多，能考虑到实际的情况，如可通过几个开关切换和控制电路，使用比较灵活。需要该进的地方就是本课程设计的不足之处，就是要在集成电路的选择上多下功夫。经过这次数字电子电路的课程设计，我的数电知识得到巩固，并且有了一定程度的提高，对数字钟的工作原理有了比较深刻的理解，对数字电子设计的过程及其涉及的工具有更深入的认识。另一方面，我的动手能力有了一定的提高，特别是自己动手解决问题的能力。例如自己通过网上查阅各种集成电路功能的能力，阅读英文资料的能力也提高了。总之，这次课程设计对我能力的提升有很大的帮助7.参考文献1 高吉祥.电子技术基础实验与课程设计.电子工业出版社，20112 康华光.电子技术基础数字部分（第四版）.高等教育出版社,20043阎石.数字电子技术基础（第五版）.清华大学出版社，20064 程勇. 实例讲解Multisim10电路仿真M北京: 人民邮电出版社, 20105李东生，张勇，许四毛.Protel 99 SE电路设计教程M.北京：电子工业出版社，2007，18，136专心-专注-专业