实验三--8-3优先编码器和3-8线译码器(共5页).doc
《实验三--8-3优先编码器和3-8线译码器(共5页).doc》由会员分享,可在线阅读,更多相关《实验三--8-3优先编码器和3-8线译码器(共5页).doc(5页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上实验三 8-3优先编码器和3-8线译码器一、 实验目的 1、熟悉常用编码器,译码器的功能逻辑。 2、熟悉VHDL的代码编写方法。3、掌握复杂译码器的设计方法。二、实验原理 1、8-3线优先编码器的真值表。X1X2X3X4X5X6X7X8Y2Y1Y0XXXXXX0X000XXXXX01X001XXXX011X010XXX0111X011XX0X100X01111X1010111111X1101111111X1112、逻辑表达式:Y2=X4&X5&X6&X7Y1=(X2)&X4&X5|(X3)&X4&X5|(X6)|(X7);Y0=(X1)&x2&X4&X6|(X3)&X
2、4&X6|(X5)&X6|(X7);2、3-8线码器 总体思路以EP2C5中的三个拨位开关,SW3,SW2,SW1为三个输入信号,可以代表8种不同的状态,该译码器对这8种状态译码,并把所译码的结果在七段LED数码管上显示出来。三、实验连线1、将EP2C5适配板左下角的JTAG用十芯排线和万用下载区左下角的SOPC JTAG 口连接起来,万用下载区右下角的电源开关拨到 SOPC下载的一边2、请将JPLED1短路帽右插,JPLED的短路帽全部上插。3、请将JP103的短路帽全部插上。四、实验步骤及波形按照步骤三正确连线,参考实验二步骤,完成项目的建立,文件的命名,文件的编辑,语法检查,引脚分配,编
3、译,下载。8-3优先编码器参考代码:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY encode IS PORT(XINA :IN STD_LOGIC_VECTOR(7 DOWNTO 0); Y0,Y1,Y2: OUT STD_LOGIC; OUTA : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); LEDW: OUT STD_LOGIC_VECTOR(2 DOWNTO 0) );END encode;A
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验 优先 编码器 译码器
限制150内