多功能数字钟电路设计(共11页).docx
《多功能数字钟电路设计(共11页).docx》由会员分享,可在线阅读,更多相关《多功能数字钟电路设计(共11页).docx(11页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上多功能数字钟电路设计一、 数字电子钟设计摘要2二、 数字电子钟方案框图2三、 单元电路设计及相关元器件的选择31. 6进制计数器电路的设计32. 10进制计数器电路的设计43. 60进制计数器电路的设计44. 时间计数器电路的设计55. 校正电路的设计66. 时钟电路的设计77. 整点报时电路设计88. 译码驱动及单元显示电路9四、系统电路总图及原理9五、经验体会10六、参考文献10附录A:系统电路原理图附录B:元器件清单一 、数字电子钟设计摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用
2、寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。 此次设计数字钟就是为了了解数字钟的原理,从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。二、数字电子钟方案框图图1 数字电子钟方案框图三、 单元电路设计和元器件的选择 1. 6进制计数器电路的设计现要设计一个6进制的计数器,采用一片中规模集成电路74LS90N芯片,先接成十进制,再转换成6进制,利用“反馈清零”的方法即可实现6进制
3、计数,如图2所示。图2 2. 10进制电路设计 图3 3. 60 进数器电路的设计“秒”计数器与“分”计数器都是六十进制,它由一级十进制计数器和一级六进制计数器连接而成,如图4所示,采用两片中规模集成电路74LS90N串接起来构成“秒”“分”计数器。 图4 4. 时间计数器电路的设计 时计数电路由U1和U2组成的24进制电路,如图5所示。 图55. 校正电路的设计。校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数
4、通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。图6所示为所设计的校时电路。如图6所示,当开关打向下时,因为校正信号和0相与的输出为0,而开关的另一端接高电平,正常输入信号可以顺利通过与或门,故校时电路处于正常计时状态;当开关打向上时,情况正好与上述相反,这时校时电路处于校时状态。与非门可选74LS01N,非门则可用与非门2个输入端并接来代替节省芯片。因此实际使用时,须对开关的状态进行消除抖动处理,图6为加2个0.001uF的电容。 图66时钟电路的设计 通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多功能 数字 电路设计 11
限制150内