数字电路电子钟设计实验报告(共12页).doc

《数字电路电子钟设计实验报告(共12页).doc》由会员分享，可在线阅读，更多相关《数字电路电子钟设计实验报告(共12页).doc（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上数字电路电子钟设计实验报告目 录1实验目的2实验题目描述和要求3设计报告内容3.1实验名称3.2实验目的3.3实验器材及主要器件3.4数字电子钟基本原理3.5数字电子钟制作与调试3.6数字电子钟电路图3.7数字电子钟的组装与调试4实验结论5实验心得1实验目的掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；提高电路布局布线及检查和排除故障的能力；培养书写综合实验报告的能力。2实验题目描述和要求（1）数字电子钟基本功能数字电子钟是一个大众化产品，一般来讲应具有以下基本功能。 能进行

2、小时、分、秒显示。 能进行小时、分、秒设置。 能实现整点报时。 能通过设置，实现任意时间报时。（2）数字电子钟基本性能一个实用的数字电子钟应满足三个“度”：精度、亮度和响度。 精度是指显示的时间必须准确。 亮度是指显示的时间必须让人看得清楚。 响度是指报时的声音必须清脆有力。（3）数字电子钟用于教学设计时必须考虑的因素从教学角度来看，数字电子钟的设计应考虑以下几点。 数字电路可由多种不同方案实现，在方案比较时应着重考虑所选用的方案在设计时能否把数字电路包含的主要知识全部囊括进去。 应把数字电子钟分解成若干个模块，并在印制电路板设计时把各模块固定在不同的区域。 应确保大多数学生能在规定时间内完成

3、制作与调试。 数字电子钟印制电路板（PCB）设计时除留下足够的训练内容让学生完成外，应设计一标准印制电路板设计示范区。（4）本教材设计的数字电子钟总体方案根据以上分析，本教材把数字电子钟分解为信号电路、显示电路、计时电路 、校时电路和报时电路五个功能相对独立的模块（如图8-1所示），采用如图8-2所示的设计方案，并按要求实施时参照一下规定进行。 各模块的制作、调试按显示电路、信号电路、计时电路 、校时电路和报时电路的顺序进行。 计时电路中的小时计数器为24进制或12进制。 校时电路设计为校时信号统一从计时电路的秒输入端输入，这样可确保相对独立。基本思路是：校时时首先终止正常的计时，然后将频率较

4、高的方波信号加到秒计数器输入端，校时结束后，再转入正常计时状态。 为了确保数字电子钟走时准确，信号电路应用石英晶体振荡器产生基准频率。 整点报时设计为每到整点时发出相同的警报声（九高一低，每秒响一下，整点结束），这样电路相对简单。3设计报告内容3.1实验名称数字电子钟3.2实验目的掌握数字电子钟的设计、组装与调试方法；熟悉集成电路的使用方法。3.3实验器材及主要器材专心-专注-专业（1）4518（ 2片）（2）4511（6片）（3）74LS2O（2片）（4）LED数码显示器（6片）（5）电阻、电容、导线等（若干）（6）与非门7个、与门9个、同或门16个、同或门16个3.4数字电子钟基本原理数字

5、电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。3.5数字电子钟制作与调试（1显示电路的制作与调试显示电路的输入信号来自于计时电路小时、分、秒计数器，没有信号输出，电路的输出就是显示的时、分、秒。显然，显示电路的任务就是把计时电路输出的时、分、秒信号用合适的显示方式显示出来。（2信号电路的制作与调试 信号电路的任务有三：一是为了计时电路提供秒基准信号；二是为校时电路提供校时频率信号；三是为报时电路提供报时所需的高

6、、低音音频信号及报时时间间隔控制频率信号。因此，信号电路的设计首先应确定信号电路都需要提供哪些频率的信号。为了输出1Hz、2Hz、60Hz、3600Hz和两个在2020000Hz之间的高、低音音频信号，信号电路必须具有振荡电路和分频电路两个功能。石英晶体振荡器的选择晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 信号电路设计原理图（3计时电路的制作与调试信号电路的主要任务是完成小时、分、秒三个计数器的设计，并把这三个计数器串联起来构成完整的计时电路。 小时、分、秒计数器设计因为分

7、、秒计数器均为六十进制，小时计数器可为二十四进制或十二进制，因此，小时、分、秒计数器的设计就变成了六十进制计数器和二十四进制计数器的设计。 计时电路设计按照时间60秒为一分、60分为一小时的计数规则可知：秒计数器的计数信号应为信号电路产生的1Hz的标准信号。2022年4月16日星期六分计数器的计数信号应由秒计数器产生，当秒计数器溢出的同时应分计数器提供一个脉冲信号。小时计数器的计数信号应由分计数器产生，当分数器溢出的同时应小时计数器提供一个脉冲信号。根据以上分析可得如图11-13所示的计时电路原理图（4校时电路的制作与设计重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是

8、：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图3-7所示即为带有基本RS触发器的校时电路。 方式一校小时、校分、校秒共用一个电路校时电路一 校时电路二 校时电路三 方式二校小时、校分、校秒各用一个电路校时电路四 校时电路五校时电路六 （5报时电路的制作与调试数字钟整点报时是最基本的功能之一，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续

9、的或有节奏的音频声波，较复杂的也可以是实时语音提示。根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。报时电路选74HC30，选蜂鸣器为电声器件。实验要求的是在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为一秒，共响5次，前4次为低音500Hz，最后一声为高音1000Hz。报时电路如图13-13所示。3.7数字电子钟的组装与调试由图中所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。如果显示

10、字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc滤波电容。通常用几十微法的大电容与0.01F的小电容相并联。4.实验结论通过运用数字集成电路设计的24小时制的数字电子时钟，经过试验，成功实现了一下基本功能：（1） 能准确计时，以数字形式显示时、分、秒的时间。（2） 能实现整点报时的功能，并分别在51秒、53秒、55秒、57秒、 59 秒实现了“四短一长”的报时效果。（3） 能定时控制，且能惊醒校正时间（通过开关调时、分）。5 .实验心得通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解，而且更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。另外还培养了个人独立解决问题的能力和团队合作能力。