并行口扩展控制(共12页).doc
《并行口扩展控制(共12页).doc》由会员分享,可在线阅读,更多相关《并行口扩展控制(共12页).doc(12页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上桂 林 电 子 科 技 大 学微 机 单 片 机 接 口 设 计 报 告 指导老师: 吴兆华 学 生: 史海玲 学 号: 桂林电子科技大学机电工程学院微机综合设计设计报告一、设计题目1二、设计内容与要求1三、设计目的意义1四、系统硬件电路图1五、程序流程图与源程序2 5.1 程序流程图2 5.2 源程序3六、系统功能分析与说明3 6.1 总体功能实现说明3 6.2 元器件的选择及功能介绍3 6.2.1 元器件的选择3 6.2.2 元器件的功能介绍4七、设计体会8八、参考文献9 8255并行口扩展控制设计报告一、设计题目8255并行口扩展控制二、设计内容与要求用8051
2、单片机控制实现8255的PB口输出数据等于PA口输入数据三、设计目的意义1、 通过8255并行口扩展控制,进一步熟悉和掌握单片机的结构及工作原理,加深对单片机理论知识的理解;2、 掌握单片机内部功能模块的应用;3、 掌握单片机的接口及相关外围芯片的特性、使用与控制方法;4、 掌握单片机的编程方法,调试方法;5、 掌握单片机应用系统的构建和使用,为以后设计和实现单片机应用系统打下良好的基础。四、系统硬件电路图(1) 8255并行口扩展控制硬件电路原理图如下:图1:电路原理图(2)8255并行口扩展控制硬件电路仿真图: 图2:电路仿真图(3) PCB图如下:图3:PCB图五、程序流程图与源程序PB
3、口输出PA状态:DPTR=7DFFHMOVX DPTR,A开 始8255初始化:DPTR=7FFFHA=90HMOVX DPTR,A读PA口状态:DPTR=7CFFHMOVX A,DPTR5.1 程序流程图图3:程序流程图5.2 源程序 ORG 0000H ;程序入口MOV DPTR,#7FFFH ;送控制口地址 MOV A,#90H ;送8255状态字至控制口 MOVX DPTR,ALOOP:MOV DPTR,#7CFFH ;送PA口地址 MOVX A,DPTR ;读PA口状态 MOV DPTR,#7DFFH ;送PB口地址 MOVX DPTR,A ;把PA口状态送至PB口 JMP LOOP
4、 ;循环 END六、系统功能分析与说明6.1 总体功能实现说明本次设计单片机采用89S51,它是一种低功耗、高性能的8位CMOS微控制器。片内含有4KB的存储器(EPEROM),与8031引脚和指令系统完全兼容。89S51的VCC接+5V,VSS接地。复位引脚RESET外接RC电路和复位开关,可以实现人工复位。本系统采用按键电平复位,如硬件图所示。XTAL1和XTAL2引脚外接12MHZ晶振和两个30PF的电容。一般,单片机系统中高集成度芯片的电源端都应并联虑波电容,但此系统中只需扩展一个8255并对发光二极管进行控制,而不需要精确控制,所以没有接虑波电容。从系统实际运行情况看,没有接虑波电容
5、未对系统稳定性造成影响。89S51单片机中,没有单独的地址总线和数据总线,而是和P0口和P2口公用的:P0口分时地作为低8位地址线和8位数据线用,P2口则作为高8位地址线用。所以有16条地址线和8条数据线,但要注意,他们不是独立的总线,而是和I/O端口合用的。本系统是扩展8255,用到了89S51的P0口作为低8位地址线和数据线,高8位地址则由P2口控制,P2.0接在8255的A0上,P2.1接在A1上,8255的片选由P2.7控制。本系统中要求实现8255的PB口输出数据等于PA口输入数据,我的做法是:在PA口接上开关,控制高低电平的变化;PB口则接上发光二极管,通过发光二极管的亮灭情况可知
6、PB口的输出状态以及PA输入状态,从而达到系统的要求。为了很好地保护发光二极管,在每个发光二极管的回路上接上限流电阻,大小为1K,PA口的电阻大小为10K。当按下PA口的开关时,PB口相应的发光二极管将亮起。本设计可用于抢答器设计等领域。6.2 元器件的选择及功能介绍6.2.1 元器件的选择元器件是整个综合实践的基础,所以元器件的选择和型号的确定是十分重要的。对元件的选择,一般必须需要考虑的有以下几个方面:(1)电气性能;(2)占地效率;(3)成本和供应;(4)元件可靠性和使用环境条件;(5)和设计规范的吻合;(6)合适的工艺和设备规范;(7)可组装性、可测试性、可返修性;(8)与制造相关的资
7、料是否完整可得(如元件完整详细外行尺寸、引脚材料、工艺温度限制等)。此设计中我们通过查阅资料选择了以下元器件:如表1所示,基本上实现了我们要求的功能。表1:元器件列表名称数量型号备注51单片机1个ATMEL89C51控制82551个D8255AC-2输入,输出晶振1个12MHz无极性电容2个30pF开关9个SW-PB复位及电平控制极性电容1个22uF电阻18个1K和10K限流发光二极管9个电源显示及状态显示6.2.2 元器件的功能介绍(1) 主要功能特性:图4:MCS-51单片机的基本结构是一个低功耗,高性能CMOS 8位单片机,片内含4k Bytes ISP(In-system progra
8、mmable)的可反复擦写1000次的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISP Flash存储单元,功能强大的微型计算机的AT89S51可为许多嵌入式控制应用系统提供高性价比的解决方案。AT89S51具有如下特点:40个引脚,4k Bytes Flash片内程序存储器,128 bytes的随机存取数据存储器(RAM),32个外部双向输入/输出(I/O)口,5个中断优先级2层中断嵌套中断,2个16位可编程定时计数器,2个全双工串行通信口,看门狗(WDT)电路,片内时钟振
9、荡器。此外,AT89S51设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。空闲模式下,CPU暂停工作,而RAM定时计数器,串行口,外中断系统可继续工作,掉电模式冻结振荡器而保存RAM的数据,停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式,以适应不同产品的需求。主要功能特性: 兼容MCS-51指令系统 32个双向I/O口 2个16位可编程定时/计数器 全双工UART串行中断口线 2个外部中断源 中断唤醒省电模式 看门狗(WDT)电路 灵活的ISP字节和分页编程 4k可反复擦写(1000次)ISP Flash ROM 4.5-5.5V工
10、作电压 时钟频率0-33MHz 128x8bit内部RAM 低功耗空闲和省电模式 3级加密位 软件设置空闲和省电功能 双数据寄存器指针(2) 89S51 的并行接口89S51单片机有4个8位的并行接口,记作P0、Pl、P2和P3,共32根IO线。每个口主要由四部分构成:端口锁存器、输入缓冲器、输出驱动器和引至芯片外的端口引脚。它们都是双向通道,每一条I/O线都能独立地用作输入或输出。作输出时数据可以锁存,作输入时数据可以缓冲。但这四个通道的功能不完全相同。P0口和P2口内部各有一个2选1的选择器,受内部控制信号的控制,在如图位置则是处在I/O口工作方式。四个接口在进行IO方式时,特性基本相同:
11、作为输出口用时,内部带锁存器,故可以直接和外设相连、不必外加锁存器。作为输入口用时,有两种工作方式,即所谓读端口和读引脚。读端口时实际上并不从外部读人数据,而只是把端口锁存器中的内容读人到内部总线,经过某种运算和变换后,再写回到端口锁存器。属于这类操作的指令很多,加对端口内容取反等等。而读引脚时才真正地把外部的数据读入到内部总线。逻辑图中各有两个输入缓冲器,CPU根据不同的指令,分别发出“读端口”或“读引脚”信号,以完成两种不同的读操作。在端口作为外部输入线,也就是读引脚时,要先通过指令,把端口锁存器置l,然后再实行读引脚操作,否则就可能读入出错。若不先对端口置1,端口锁存器中原来状态有可能为
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 并行口 扩展 控制 12
限制150内