基于verilog-a语言的霍尔元件仿真模型的建立-伍凤娟.pdf

《基于verilog-a语言的霍尔元件仿真模型的建立-伍凤娟.pdf》由会员分享，可在线阅读，更多相关《基于verilog-a语言的霍尔元件仿真模型的建立-伍凤娟.pdf（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第38卷 第1期2018年01月西安科技大学学报JOURNAL OF XIAN UNIVERSITY OF SCIENCE AND TECHNOLOGYVol.38 No. 1Jan. 2018DOI:10.13800/ j. cnki. xakjdxxb.2018.0124文章编号:1672 -9315(2018)01 -0168 -07基于Verilog-A语言的霍尔元件仿真模型的建立收稿日期:2017 -03 -10 责任编辑:高 佳通信作者:伍凤娟(1989 - ),女,陕西汉中人,硕士,助理工程师,E-mail:784442816 qq. com伍凤娟,刘树林,杨 波(西安科技大学电

2、气与控制工程学院,陕西西安710054)摘 要:在霍尔集成电路及霍尔传感器设计中,霍尔元件模型的建立直接决定该设计的精度。通过对霍尔元件的深入分析,与传统的四电阻惠斯通电桥模型、基本单元数量可缩比的精确仿真模型、等效集总电阻模型等相关霍尔元件模型进行比较,提出了一种精确改进的仿真模型。该仿真模型由8个电阻、4个反偏二极管、4个电流控制电压源和4个JFET组成。其中,八电阻网络可以更好地反映电流流动,4个反偏二极管用于表示霍尔元件的寄生效应,4个电流控制电压源用来模拟磁场和霍尔电压的关系,4个JFET可以有效提高霍尔元件的交流特性。该模型充分考虑了各种物理效应及寄生效应的影响,采用硬件描述语言V

3、erilog-A实现,非常适合在Ca-dence Spectre环境下对霍尔元件及整个霍尔集成电路进行仿真分析。实验结果表明:该模型仿真精度高、结构简单、易于实现。关键词:霍尔元件;集成电路;Verilog-A语言;仿真模型中图分类号:TP 212 文献标志码: AEstablishment of hall-element simulation modelbased on Verilog-A languageWU Feng-juan,LIU Shu-lin,YANG Bo(College of Electrical and Control Engineering,Xian University

4、 of Science and Technology,Xian 710054,China)Abstract:In the Hall integrated circuit and Hall sensor design,the Hall element model directly deter-mines the accuracy of the design. Through in-depth analysis of the Hall element,and compared with thetraditional four-resistance wheatstone bridge model,t

5、he exact simulation model of the reduced numberof basic units,the equivalent lumped-resistance model and other relevant hall component models,a pre-cise and improved simulation model is put forward. The simulation model consists of eight resistors,fourreverse-biased diodes,four current-controlled vo

6、ltage sources and four JFETs. Among them,eight resist-ance networks can better reflect current flow,four anti-bias diodes are used to represent the parasiticeffects of hall elements,four current control voltage sources are used to simulate the relationship be-tween magnetic field and hall voltage,an

7、d four JFETs can effectively improve the AC characteristics ofhall elements. Taking full account of the effects of various physical and parasitic effects,it has beenwritten in hardware description language Verilog-A and is very suitable for the simulation analysis ofthe Hall element and the entire H

8、all integrated circuit in the cadence spectre environment. The experi-mental results show that the model has high precision,simple structure and easy implementation.Key words:hall element;integrated circuit;Verilog-A language;simulation model万方数据第1期伍凤娟等:基于Verilog-A语言的霍尔元件仿真模型的建立0 引 言传感器技术是现代信息技术的3大支

9、柱产业之一,如今已步入高速发展的阶段。霍尔传感器由于结构简单、成本低廉等特点在整个传感器家族中起着举足轻重的作用,被广泛应用于工业控制、智能仪表、消费电子、现代医疗等领域1。霍尔传感器是一种基于霍尔效应的器件,能实现磁电转换,可以直接测量磁场大小,也可以间接测量一些非磁量,如速度、角度、位置、压力、电流等。例如:可用于无触点开关、无刷直流电机、汽车速度表和里程表、ABS系统中的速度传感器以及导航系统等。霍尔元件是霍尔传感器的重要组成部分2,对霍尔元件进行仿真模型的建立可以有效提高仿真精度,从而促进霍尔集成电路的发展。霍尔元件自诞生以来就被广泛研究,尤其是对霍尔元件模型的建立与分析更是备受业内研

10、究者的青睐。霍尔元件的模型大致有以下几种:四电阻wheatstone电桥模型。该模型结构简单,是最早的霍尔元件仿真模型3,但该模型没有综合考虑非线性电阻、几何因素、温度漂移、频率响应、封装应力等物理效应的影响,仿真精度低,不能满足霍尔传感器精度需求;一种基本单元数量可缩比的精确仿真模型4。该模型由Dimitropoulos等人于2007年提出,其基本单元由结型场效应晶体管和电流控制电流源组成,其单元数量可根据仿真精度要求灵活改变。通过增加基本单元数量来提高仿真精度,但牺牲了仿真速度,同时该模型不适用于CMOS十字形水平霍尔元件。该模型能够保证精度,却不能应用于EDA工具,如Pspice,故其应

11、用范围受到极大限制;等效集总电阻模型5。该模型采用有限元分析法来分析有源区电阻非对称性产生的失调,通过非线性失调分量来模拟由偏置电压改变而造成的结场效应大小的变化。该模型虽然能够模拟霍尔元件失调电压,但不能模拟磁场灵敏度,也不能直接在电路仿真器上运行。虽然最近又提出了一个非线性电阻模型,但模型结构复杂,功能也不完整6。对上述霍尔元件各模型特点及方法进行对比后,考虑到实际应用情况,本文采用8个电阻、4个反偏二极管、4个电流控制电压源和4个JFET来模拟霍尔元件的等效模型。其中,八电阻网络可以更好地反映电流流动,4个反偏二极管用来表示霍尔元件工作时的寄生效应、4个电流控制电压源用来模拟磁场和霍尔电

12、压的关系7、4个JFET可以有效提高霍尔元件的交流特性。该模型充分考虑了非线性、几何因子及温度效应等因素,电路结构简单、精度高。1 Verilog-A语言简介Verilog-A是一种硬件描述语言,它具有高层次、模块化的特点,可用于描述模拟系统和它子系统的结构及行为,也可以用来描述一些比较传统的系统,像流体力学系统、固体力学系统和热力学系统等8。采用Verilog-A语言描述硬件电路有两种方式:结构描述和行为描述。结构描述实际上是对整个系统结构框图的描述,它主要描述的是系统中各个子模块的用途及子模块之间的连接关系,为了实现完整的结构描述,必须要先定义信号、端口以及一些基本参数。行为描述主要采用一

13、些传输函数和数学表达式来描述目标电路,不仅可以描述电阻、电感、电容等一些简单的元件,还可以描述一些非常复杂的模拟系统,如滤波器、高速D/ A转换器等,描述范围极其广泛。采用Verilog-A语言描述的模块可以用Cadence中的Spectre仿真器对其进行仿真,还可以通过分析仿真结果对电路参数进行调整。由于行为描述无须考虑到晶体管级,只需描述清楚输入与输出之间的关系9,因此,仿真时所需时间短、精度高。2 霍尔元件设计与工艺分析2.1 霍尔元件霍尔元件为一四端器件,其主要参数有:输入、输出电阻、霍尔系数、霍尔灵敏度等。常用的霍尔元件材料有:N-Ge,N-Si,GaAs,InSb,InAs和InA

14、sP.其中,InSb,InAs和InAsP的迁移率高、霍尔元件灵敏度高,但这几种材料电阻率很小,因此霍尔系数较小。 N-Ge,N-Si和GaAs的霍尔系数较大10,是比较常见的制作霍尔元件的材料,由于GaAs的禁带宽度和迁移率大,在器件性能上要比N-Ge和N-Si的性能好,但其价格也最高。而Si材料的温度特性好、性价比高,应用更为广泛。在对霍尔电压进行研究时,假设霍尔元件是理想的,也就是说器件的电极接触点无限小、长宽比L/ W趋于无穷大,整个霍尔元件近似于一个半导体薄片。但由于种种原因,实际的霍尔元件尺寸是有限的,霍尔电压VH不仅与器件的几何参数W/ L有关,还和器件的几何修正因子G(geom

15、etrical961 万方数据correction factor)有关11。考虑到几何修正因子G,其霍尔电压表达式为VH = Gn WL VB (1)式中 VH为霍尔电压,mV;G为几何修正因子(其范围为0 1);n为载流子迁移率,cm2 / V s;W/ L为霍尔元件的宽长比;V为霍尔元件两端施加的电压,V;B为磁感应强度,T.2.2 霍尔元件工艺分析在集成电路中,隔离方式的不同是区别霍尔元件和分立元件的一个标准。分立霍尔元件采用的是空气和其他绝缘介质与电子器件相互隔离的,而集成电路中的霍尔元件是采用标准双极工艺中的PN结隔离12。在P-SUB上制作N-epi,N-epi用于制作霍尔元件。在

16、双极工艺过程中,同时形成了霍尔电极的N +接触和NPN晶体管的发射极。 N-epi之上要覆盖一层浅掺杂的P +注入,这层P +注入层可有效减小霍尔元件的厚度,在一定程度上提高霍尔灵敏度。另一方面,P +注入层在N-epi和SiO2之间形成了一个静电屏蔽层13,这可以降低表面效应对霍尔元件的影响,从而提高可靠性。芯片表面要覆盖一层SiO2,并淀积一层Si3N4,N-epi周围的PN结起隔离作用。在一定的温度范围内,只要PN结处于反偏状态,霍尔元件就可以正常工作。在霍尔元件的周边要有足够的P型隔离环,从而保证相邻电路不受霍尔信号的干扰14。双极型霍尔元件的版图如图1所示。图1 双极型霍尔元件的版图

17、Fig.1 Layout of the bipolar hall element图2所示为双极型霍尔元件的剖面图。霍尔元件在恒压模式下工作时迁移率是受工艺因素影响的唯一参数,在集成电路工艺中,外延层浓度为1015 1016之间15,在此浓度范围内迁移率几乎不受杂质浓度的影响。而对于CMOS工艺而言,在P-SUB上形成低掺杂的N-well,霍尔元件直接制作在N-well中,再将一层浅掺杂的P +层覆盖在N-well上,最后在作为霍尔元件输入、输出端口的N-well的4个顶角位置进行N +注入。由于N-well的掺杂浓度比较高,而磁场的灵敏度和N-well的掺杂浓度成反比,所以,CMOS集成霍尔元

18、件的磁场灵敏度比双极工艺的磁场灵敏度低。此外,CMOS集成霍尔元件对工艺波动、温度漂移以及机械压力等因素比较敏感,会产生严重的失调和低频噪声16。因此,采用双极工艺来实现。P-SUBWNW,SUBN-epiWNW,P+tNWN+P+tP+顶部P+层N+耗尽层接触孔接触孔图2 双极型霍尔元件的剖面图Fig.2 Cross-section of the bipolar hall element3 霍尔元件模型及Verilog-A语言实现霍尔元件仿真模型如图3所示。+-123GNDJFET-NDR1GND+ -Source_V123+-123GNDJFET-NDR2R2R2R1R1R1R2JFET-

19、ND+-123JFET-NDSource_VSource_VSource_VGND图3 霍尔元件仿真模型图Fig.3 Simulation model of the hall element根据霍尔元件的90对称特性及范德堡法17测量体电阻,可得R24 2R1 - R22R1 + R2= ln2 Rs (2)霍尔元件中心部分相对应的节点之间的电阻071 西安科技大学学报 2018年 万方数据第1期伍凤娟等:基于Verilog-A语言的霍尔元件仿真模型的建立可表示为2R1R22R1 + R2= Rs (3)由式(2)、(3)可得,霍尔元件电路模型的电阻R1和R2可分别表示为R1 = -2ln2

20、-4ln2 Rs (4)R2 =2 -4ln2 Rs (5)对于一般霍尔元件,其方块电阻为Rs = 1qnND,NWteff(6)式中 q为电荷量, C; n为电子迁移率,cm2 / V s;ND,NW为N型外延层掺杂浓度,cm -3;teff为N型外延层有效厚度,m.由图2知:teff = tNW -tP + - wNW,SUB - wNW,P + ,其中,tNW为N型外延层的厚度m; tP +为顶部P +层的厚度, m; wNW,SUB,wNW,P +分别为2个PN结耗尽层的厚度,m.wNW,SUB(Upn) =2siqNA,SUB(NA,SUB + ND,NW)ND,NW (Vbi,SU

21、B + Upn)(7)wNW,P + (Upn) = 2sq NA,P + + ND,NWNA,P + + ND,NW(Vbi,P + + Upn) (8)式中 NA,SUB为P型衬底的掺杂浓度,cm -3;si为Si的介电常数;NA,P +为顶部P +层掺杂浓度,cm -3;Upn为反偏PN结电压,V;Vbi,P +和Vbi,SUB为PN结自建电势, V,其值分别为: Vbi,P + = KTq lnNA,P + + ND,NWn2i和Vbi,SUB =KTq lnNA,SUB + ND,NWn2i .耗尽区的厚度会受反偏PN结电压Upn的调制作用18,因此电阻呈现出非线性效应。由于顶部P

22、+层的掺杂浓度明显高于P-SUB的浓度,因此,顶部耗尽区的厚度变化受反偏电压的影响可以忽略不计。将式(6)泰勒展开得Rs(Upn) = 1qnND,NW(t - k1Vbi)+12k1VbiqnND,NW(t - k1Vbi)2VbiUpn +- 18 k1Vbi(t - k1Vbi)V2bi+ 14 k1(t - k1Vbi)2VbiqnND,NW(t - k1Vbi) U2pn +O(U3pn) R(0V) + BBR1R(0V)Upn + BBR2R(0V)U2pn (9)式中 t = tNW - tP + - wNW,P + (0V), k1 = 2siqNA,SUB(NA,SUB +

23、 ND,NW)ND,NW,Rs(0 V)为零偏压下霍尔元件的电阻,;BBR1,BBR2分别为电阻的一阶、二阶电压相关系数,% / V,% / V2,其值来源于双极工艺的技术文件,也可以从霍尔元件流片测试结果中得到。由于半导体材料对温度具有很强的依赖性,因此温度漂移会对等效电阻、霍尔元件的灵敏度和失调电压产生一定的影响。导带中载流子数目会随着温度的升高而增多,因此,由N外延层所构成的霍尔元件的电阻阻值会增大,进而使得流过霍尔元件的电流减小,最终使霍尔电压减小。考虑温度系数后,电阻的表达式变为Rs(Upn,T) = Rs(Upn,300K) 1 + RTC1 (T -300K) + RTC2 (T

24、 -300K)2 (10)式中 RTC1,RTC2分别为电阻的一阶、二阶温度系数,% / ,ppm/ ,其值由工艺文件提供;T为开尔文温度,K.在对霍尔元件进行模型建立时,除过考虑电阻影响外,灵敏度也是一个非常重要的参数。考虑几何校正因子G,电流相关灵敏度19为Si0 = GHqn,ND,NWteff(11)式中 H为霍尔迁移率,cm2 / V s,且Si和Sv可通过下式互相转换Sv0 = Si0rin= GHN (12)式中 rin为2个输入端口之间的等效电阻,;N为输入端口之间对应的扩散电阻的方块数,由霍尔元件的L和W决定。考虑温度变化的影响,电流相关灵敏度可进一步写成Si = Si0(1

25、 + BBS1 Upn + BBS2 U2pn) (13)式中 BBS1,BBS2分别为一阶、二阶电流相关灵敏171 万方数据度系数,% / V,% / V2,由相关工艺文件提供。该霍尔元件工艺模型参数见表1.表1 模型中相关物理参数Tab.1 Physical parameters for the model参数参数值物理意义ND,NW / cm -3 4 1016 N外延层掺杂浓度n / (cm2 (V s) -1) 950电子迁移率teff / m 3 N外延层有效厚度tp + / m 0.3顶部P +层厚度RTC1 / (% -1) 0.5电阻一阶温度系数RTC2 / (ppm -1)

26、 20电阻二阶温度系数BBS1 / (% V -1) 7.5一阶电流相关灵敏度系数BBS2 / (% V -2) 0.52二阶电流相关灵敏度系数NA,SUB / cm -3 1 1016 P衬底掺杂浓度NA,P + / cm -3 1 1020顶部P +层掺杂浓度L/ m 30霍尔元件长度W/ m 30霍尔元件宽度k1 0.4横向扩散比例因子该霍尔元件等效模型的Verilog-A语言的主要描述语句如下V0 = abs(V(left,right);V1 = (k0 V0 V0 + sqrt(k0 k0 V0 V0V0 +4 k2 k0 fi0 V0 V0 (fi2 + V0) /2/k2/ (f

27、i2 + V0);w0 = sqrt(k0 (fi0 + V1);w2 = sqrt(k2 (fi2 + V0);w3 = sqrt(k3 fi3);c1 = P EPS0 er (4 l + w) w/4/ w3;c2 = P EPS0 er (4 l + w) w/ w0;rsv =1/ (P Q u nd (t - tp - w3 - w2 +w0);rst = rsv (1 + rtc1 (S| temperature - T0) +rtc2 (S| temperature - T0) ( S| temperature -T0);rd =2 rst (M PI (1/ w + 1/3)

28、 - ln(2) (1/ w + 1/3) / (M PI (1/ w + 1/3) - 2 ln(2);rh = 4 rst (M PI (1/ w + 1/3) - ln(2) / M PI;G =0.47;siv = G uh rsv;sit = siv (1 + ts1 (S| temperature - T0) + ts2 (S| temperature - T0) (S| temperature - T0);V(ti,x) + I(ti,x) rd;V(bi,x) + I(bi,x) rd;V(li,x) + I(li,x) rd;V(ri,x) + I(ri,x) rd;V(ti

29、,li) + I(ti,li) rh;V(li,bi) + I(li,bi) rh;V(bi,ri) + I(bi,ri) rh;V(ri,ti) + I(ri,ti) rh;I(top,sub) + ddt(V(top,sub) c1);I(bottom,sub) + ddt(V(bottom,sub) c1);I(left,sub) + ddt(V(left,sub) c1);I(right,sub) + ddt(V(right,sub) c1);I(x,sub) + ddt(V(x,sub) c2);V(ti,ti2) +0.0;V(ri,ri2) +0.0;V(bi,bi2) +0.0

30、;V(li,li2) +0.0;It = I(ti,ti2);Ib = I(bi,bi2);Ir = I(ri,ri2);Il = I(li,li2);V(right,ri2) +0.5 (sit - m0 Ib) Ib V(fld);V(top,ti2) + 0. 5 (sit - m0 Ir) Ir V(fld);V(left,li2) + 0. 5 (sit - m0 It) It V(fld);V(bottom,bi2) +0.5 (sit - m0 Il) IlV(fld);endendmodule图4所示为在输入电压3.3 V下,当磁场强度从1 mT增加到10 mT时,霍尔元件的模

31、型仿真与同一工艺条件下理论计算的结果比较图。从图中可以看出磁场强度与霍尔电压的对应关系,同时表明所建立的霍尔元件模型的正确性。图5为薄层电阻与偏置电压仿真结果与理论测量对比图。在室温下,当外部输入偏压从0 V变化到5 V时,得到的薄层电阻随偏压的关系。从图中可以看出,薄层电阻模型仿真结果与理论计算偏差较小,达到了实际应用要求。由于温度对模型的精度影响很大,在无封装应力的前提下,当温度从-40 增加到120 时,电流相关灵敏度随温度变化的仿真结果如图6所示。在-40 到120 范围内,其模型仿真结果271 西安科技大学学报 2018年 万方数据第1期伍凤娟等:基于Verilog-A语言的霍尔元件

32、仿真模型的建立1098765432100.20.40.60.81.01.21.41.61.8磁场强度/mT霍尔电压/mV理论计算模型仿真图4 模型仿真与理论计算在3.3 V输入电压下的结果比较Fig.4 Comparisons between the model simulation andthe theoretical calculation under 3.3 V input voltage543210480520560600640500540580620660偏置电压/V薄层电阻/理论计算模型仿真图5 薄层电阻与偏置电压仿真与理论测量对比Fig.5 Comparisons between

33、 the simulation and measurementof the sheet resistance versus bias voltage与实际测试结果达到了很好的一致性。12080400-400.981.001.021.041.06-20 1006020模型仿真实验测量温度/Si/SiO图6 电流相关灵敏度随温度变化的仿真与测试比对Fig.6 Comparisons between the simulated and measuredrelative variation of the current relatedsensitivity versus temperature采用Ca

34、dence Spectre仿真器对上述电路模型进行仿真,得到电源电压为3. 3 V时的仿真结果,如图7所示。结果显示霍尔元件产生的是一对大小相等、方向相反的互补信号。由式(1)所示的霍尔电压表达式可知:G WL取最大值0. 47,n为10.07.505.002.500.001.6491.649 251.649 501.649 751.651.650 251.650 501.650 751.6511.6491.649 251.649 501.649 751.651.650 251.650 501.650 751.651time/msV/V/Hp/HnV/V图7 霍尔电压仿真结果Fig.7 Sim

35、ulation results of the hall voltage1 200 cm2 / V s,偏置电压为3.3 V,取不同的磁场值并将这些参数代入式(1)中即可得到霍尔电压的具体值。4 结 论1)该模型由8个电阻、4个反偏二极管、4个电流控制电压源和4个JFET组成。该模型结构简单,考虑了霍尔元件几种重要的物理效应,如:温度效应、几何效应、非线性电阻及寄生效应等;2)采用硬件描述语言Verilog-A实现,非常易于在通用cadence spectre仿真器上对霍尔元件及整个霍尔电路进行仿真分析,可操行性强;3)通过实际测试表明:该模型的仿真结果与相同工艺条件下霍尔元件的测试结果达到了很

36、好的一致性,显示出该模型具有较高的仿真精度及仿真速度,且该模型的建立有助于提高霍尔集成电路设计的可靠性;4)不足之处在于:该模型没有考虑磁阻效应的影响,且不能用于垂直型霍尔元件,通用性不强。未来需对各类霍尔元件内部结构及物理效应进行深入研究,探索简单、实用、精确的仿真模型,进一步提高霍尔传感器的仿真精度。参考文献(References):1 徐 跃.高灵敏度的CMOS霍尔磁场传感器芯片设计J.仪表技术与传感器,2009(12):14 -16.XU Yue. Design of high sensitive CMOS monolithicmagnetic hall sensor J. Instr

37、ument Technique andSensor,2009(12):14 -16.2 何秋阳,徐 跃,赵菲菲.十字型CMOS集成霍尔传感器的简化仿真模型J.仪表技术与传感器,2011(10):13 -15.HE Qiu-yang,XU Yue,ZHAO Fei-fei. Simplified simu-lation model for cross-shaped CMOS integrated hall sen-371 万方数据sorJ. Instrument Technique and Sensor,2011(10):13 -15.3 黄海云. CMOS单片集成3D霍尔磁传感器研究与设计D.

38、大连:大连理工大学,2016.HUANG Hai-yun. Research and design of CMOS mono-lithic integrated 3D hall magnetic sensorD. Dalian:Dalian University of Technology,2016.4 朱振铎.高灵敏度片上水平霍尔传感器D.南京:南京大学,2015.ZHU Zhen-duo. A high sensitivity on-chip horizontalhall sensorD. Nangjing: Nangjing University,2015.5 张 浩.霍尔集成电路设计及

39、其测试系统的研发D.兰州:兰州大学,2010.ZHAGN Hao. The design of hall IC and the R&D of hallsensor testing apparatusD. Lanzhou: Lanzhou Univer-sity,2010.6 Dimitrov K.3 - D silicon hall sensor for use in magnet-ic-based navigation systems for endovascular interven-tionsJ. Measurement,2007,40:816 -822.7 Xu Y, Zhao F F

40、. A simplified simulation model forCMOS integrated Hall devices working atlow magneticfield circumstance C / / In Proceedings of the 10thIEEE International Conference on Solid-State and Inte-grated Circuit Technology ( ICSICT), Shanghai,2010:1925 -1927.8 Xu Y,Pan H B. An improved equivalent simulati

41、onmodel for CMOS integrated hall plates J. Sensors,2011,11(6):6284 -6296.9 杨 波,杨银堂,孙龙杰,等.基于Verilog-A的容栅传感器建模与仿真J.电子器件,2005(4):871 -874.YANG Bo,YANG Yin-tang,SUN Long-jie,et al. Model-ing and simulation of capacitive gate transducer usingVerilog-A J. Chinese Journal of Electron Devices,2005(4):871 -8

42、74.10 Vasyukov D A,Plaut A S,Henini M,et al. Intrinsic pho-toinduced anomalous Hall effectJ. Physica E,Low-di-mensional Systems and Nanostructures,2010,42 (4):940 -943.11 Morgan Madec. An improved compact model of the elec-trical behaviour of the 5-contact vertical Hall-effect de-viceJ. Analog Integ

43、r Circ Sig Process,2014,81:677-691.12徐 俊.一种低失调垂直型霍尔传感器研究与设计D.南京:南京邮电大学,2017.XU Jun. Research and design of a low offset vertical hallsensorD. Nanjing: Nanjing University of Posts andTelecommunications,2017.13 Schell J B. Hall-effect magnetic tracking device for Mag-netic Resonance ImagingC / / In IE

44、EE Sensors Confer-ence. Baltimore, USA. doi: 10. 1109/ ICSENS. 2013.6688475,2012:1382 -1385.14吕 飞.单芯片CMOS三维微型霍尔磁传感器研究D.南京:南京大学,2017.LV Fei. Research on single-chip integrated CMOS 3Dmicro hall magnetic sensorD. Nanjing:Nanjing Uni-versity,2017.12徐 跃,黄海云.一种十字形CMOS霍尔器件的精确仿真模型J.功能材料与器件学报,2014,20(1):20-

45、26.XU Yue,HUANG Hai-yun. An accurate simulation mod-el for cross-shaped CMOS Hall sensorJ. Journal ofFunctional Materials And Devices,2014,20 (1):20-26.16 Madec M,Kammerer J B,Hebrard L,et al. An improvedcompact model for CMOS cross-shaped Hall-effect sen-sor including offset and temperature effects

46、J. AnalogIntegr Circ Sig Process,2012,73:719 -730.17 Banjevic M,FurreR B,Blagojevic M. ,et al. High-speedCMOS magnetic angle sensor based on miniaturized cir-cular vertical Hall devicesJ. Sens. Actuators,2012,178:64 -75.18 Chang T,Kai-Cheung Juang. CMOS SC-spinning,cur-rent-feedback Hall sensor for high speed and low costapplicationsC / / In: Proc. of IEEE Sensors confer-ence,2014:527 -530.19 YUE Hu,WEN Rong-yang. CMOS Hall sensor using dy-namic quadrature offset cancellation C / / In: Solid-State and Integrated Circuilt Technology, 2006: 284-286.471 西安科技大学学报 2018年 万方数据