章集成电路的基本制造工艺(ppt)课件.ppt

《章集成电路的基本制造工艺(ppt)课件.ppt》由会员分享，可在线阅读，更多相关《章集成电路的基本制造工艺(ppt)课件.ppt（106页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、章集成电路的基本制造工艺(ppt)（优选）章集成电路的基本制造工艺1. 二极管二极管 （PN结）结） 正方向正方向反方向反方向VI电路符号：电路符号：+-有电流流过有电流流过没有电流流过没有电流流过对于硅二极管，正方向的对于硅二极管，正方向的电位差与流过的电流大小电位差与流过的电流大小无关，始终保持无关，始终保持0.6V-0.7VP-SiN-Si+-1. 二极管二极管 （PN结）结） np2.1 2.1 集成电路加工的基本操作集成电路加工的基本操作 1 1、形成薄膜（二氧化硅、多晶硅、形成薄膜（二氧化硅、多晶硅、金属等薄层）金属等薄层） 2 2、形成图形（器件和互连线）、形成图形（器件和互连线

2、） 3 3、掺杂（调整器件特性）、掺杂（调整器件特性）形成材料薄膜的方法形成材料薄膜的方法化学汽相淀积（化学汽相淀积（CVD）物理汽相淀积（物理汽相淀积（PVD）热氧化方法热氧化方法 Si O2 SiO2光刻和刻蚀形成需要的图形光刻和刻蚀形成需要的图形正胶和负胶的差别正胶和负胶的差别亮场版和暗场版的差别亮场版和暗场版的差别掺杂改变材料的电阻率掺杂改变材料的电阻率或杂质类型或杂质类型 常用掺杂方法常用掺杂方法 扩散扩散-高温过程高温过程 离子注入离子注入-常温下进行，注入后需要常温下进行，注入后需要高温退火处理高温退火处理 * 掺杂类型、掺杂浓度、结深掺杂类型、掺杂浓度、结深2. 双极型双极型

3、晶体管晶体管pnpB端端E端端C端端ECBnpnB端端E端端C端端CBENPNBECPNPBECCBENPNBEC?BECnpN+BEC1.1.1 1.1.1 双极集成电路中元件的隔离双极集成电路中元件的隔离BECnpnBECnpnCBECBEEBEBCBECpnBECpnnn双极集成电路中元件的隔离双极集成电路中元件的隔离介质隔离介质隔离PN隔离隔离BECpn+nBECpnn+n+n+n+n+P-SiP+P+P+S 解决双极集成电路元件之间的隔离解决双极集成电路元件之间的隔离: pn结隔离工艺结隔离工艺 pn结隔离工艺双极晶体管的三种结构：结隔离工艺双极晶体管的三种结构： 1. SBC1.

4、SBC结构；结构；2. CDI2. CDI结构；结构；3. 3D3. 3D结构结构Standard Buried CollectorStandard Buried Collector结构结构BECpn+n-epin+P-SiP+P+S四层三结结构的双极晶体管四层三结结构的双极晶体管（SBC结构）结构）发射区发射区(N+型型)基区基区(P型型)集电区集电区(N型外延层型外延层)衬底衬底(P型型)双极集成电路元件断面图双极集成电路元件断面图n+-BL双极集成电路等效电路双极集成电路等效电路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npnpnpS(p)等效电路等

5、效电路隐埋层作用：隐埋层作用：1. 减小寄生减小寄生pnp管的影响管的影响 2. 减小集电极串联电阻减小集电极串联电阻衬底接最低电位衬底接最低电位典型典型PNPN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程 确定衬底材料类型确定衬底材料类型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅型硅(p-Si) 确定衬底材料电阻率确定衬底材料电阻率10.cm10.cm 确定衬底材料晶向确定衬底材料晶向（111）偏离）偏离250典型典型PNPN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程CBEpn+n-epin+P-SiP+P+Sn+-BL P

6、-Si衬底衬底N+隐埋层隐埋层具体步骤如下：具体步骤如下：1生长二氧化硅（湿法氧化）：生长二氧化硅（湿法氧化）：Si(固体固体)+ 2H2O SiO2（固体）（固体）+2H2 Si-衬底衬底 SiO22隐埋层光刻：隐埋层光刻：光源光源N+3N+掺杂：掺杂：N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiP-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型典型PN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程 外延层的电阻率外延层的电阻率; 外延层的厚度外延层的厚度Tepi;AATepi xjc+xmc +TB

7、L-up+tepi-ox后道工序生成氧化后道工序生成氧化层消耗的外延厚度层消耗的外延厚度基区扩散结深基区扩散结深TBL-uptepi-oxxmcxjc集电结耗尽区宽度集电结耗尽区宽度隐埋层上推距离隐埋层上推距离TTL电路：电路：37m模拟电路：模拟电路：7 71717m m典型典型PN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型典型PN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程CBEpn+n-epin+P-SiP+P+Sn+-BL典型典型PN结隔离双极集成电路中元

8、件的形成过程结隔离双极集成电路中元件的形成过程CBEpn+n-epin+P-SiP+P+Sn+-BL典型典型PN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程CBEpn+n-epin+P-SiP+P+Sn+-BL典型典型PN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程典型典型PN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程双极集成电路元件断面图双极集成电路元件断面图BECpn+n-epin+P+P+SP-Sin+-BLBECSAAP+P+隔离扩散隔离扩散P P基区扩散基区扩散N+N+扩散扩散接触孔接触孔铝线铝线隐埋层隐埋层B

9、ECpn+n-epin+P+P+SP-Sin+-BLTTL电路：电路：0.2.cm.cm模拟电路：模拟电路：0.50.55 5.cm.cmP-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiAATBL-uptepi-oxxmcxjc四层三结结构的双极晶体管四层三结结构的双极晶体管（SBC结构）结构）SBCSBC结构工艺的分析与设计考虑结构工艺的分析与设计考虑衬底材料的选择衬底材料的选择寄寄生生的的PNPNP P晶晶体体管管n+埋层的设计埋层的设计n+埋层的设计埋层的设计 n+n+埋层的两个作用埋层的两个作用 减小晶体管收集区串联电阻减小晶体管收集区串联电阻 减弱寄生减

10、弱寄生PNPPNP管效应管效应 考虑二个要点考虑二个要点 选固溶度大的杂质以减小埋层的电阻率选固溶度大的杂质以减小埋层的电阻率 选扩散系数小的杂质以减小后续高温工选扩散系数小的杂质以减小后续高温工艺中艺中n+n+埋层向外延层的扩散埋层向外延层的扩散外延生长的设计外延生长的设计 外延层电阻率外延层电阻率 为了获得高的击穿电压、小的结电容和下为了获得高的击穿电压、小的结电容和下推距离推距离, ,要求外延层电阻率高要求外延层电阻率高, ,掺杂少掺杂少 为了获得小的饱和压降和集电区串联电阻为了获得小的饱和压降和集电区串联电阻以及克服以及克服kirkkirk效应效应, ,要求电阻率低，掺杂多要求电阻率低

11、，掺杂多 外延层厚度外延层厚度隔离区的设计隔离区的设计 原则：确保原则：确保p+隔离扩散穿透整个隔离扩散穿透整个n型外延层型外延层,和和p型衬底相通型衬底相通集电极深接触的设计集电极深接触的设计 集电极深接触工艺集电极深接触工艺 进一步降低集电极串联电阻进一步降低集电极串联电阻 集电极欧姆接触穿透外延层和埋层相连集电极欧姆接触穿透外延层和埋层相连 使用使用“磷穿透磷穿透”工艺工艺两个不利因素：两个不利因素： 增加工艺的复杂性增加工艺的复杂性 加大集电极和基区加大集电极和基区之间的距离之间的距离基区形成的设计考虑基区形成的设计考虑 为提高电流放大倍数为提高电流放大倍数值和减小基区渡越时间，值和减

12、小基区渡越时间，要求基区宽度要求基区宽度Wb小，基区的掺杂浓度小，基区的掺杂浓度Nb低低 Nb太低时，在较高工作电压下，集电结和发射结太低时，在较高工作电压下，集电结和发射结空间电荷区容易相连会造成穿通现象，空间电荷区容易相连会造成穿通现象， 且低且低Nb也会加大基区电阻也会加大基区电阻. Wb小到一定限度，也要求提高基区的浓度防止小到一定限度，也要求提高基区的浓度防止基区穿通基区穿通 依据实际情况折衷考虑依据实际情况折衷考虑发射区形成的设计考虑发射区形成的设计考虑 发射区浓度控制发射区浓度控制- -增大增大和减小和减小r re e，需要高浓度，需要高浓度 发射结结深的控制发射结结深的控制-

13、-决定了基区的宽度决定了基区的宽度 发射区推进效应发射区推进效应 (emitter push effect)-会使基区变宽，影响会使基区变宽，影响SBCSBC结构工艺在应用中的局限性结构工艺在应用中的局限性 IC工艺进入超大规模时代以后，工艺进入超大规模时代以后，SBC工艺已工艺已不能满足集成电路发展的需要，主要有三个不能满足集成电路发展的需要，主要有三个原因：原因： SBC结构晶体管管芯面积大，集成度低结构晶体管管芯面积大，集成度低 SBC结构晶体管面积大，导致寄生电容大，结构晶体管面积大，导致寄生电容大，因此大大降低了电路的速度因此大大降低了电路的速度 PNP寄生晶体管可能导致闩锁效应寄生

14、晶体管可能导致闩锁效应ECB重要知识点重要知识点名词解释：隐埋层、寄生晶体管、电隔名词解释：隐埋层、寄生晶体管、电隔 离离(集成电路中集成电路中)、介质隔离、介质隔离、PN结隔离结隔离MOS晶体管的动作晶体管的动作 MOS晶体管实质上是一种使晶体管实质上是一种使电流时而流过，时而切断的电流时而流过，时而切断的n+n+P型硅基板型硅基板栅极（金属）栅极（金属）绝缘层（绝缘层（SiO2）半半导导体体基基片片漏极漏极源极源极源极源极(S)漏极漏极(D)栅极栅极(G)？ ？ ？ 简单说，可以把简单说，可以把mosmos管看作是一个电压控制管看作是一个电压控制的开关，当控制电压高于阈值电压，开关的开关，

15、当控制电压高于阈值电压，开关闭合，低于阈值电压，开关断开闭合，低于阈值电压，开关断开MOSMOS结构和分类结构和分类 MOSMOS器件是一个夹层结构器件是一个夹层结构 M M（metal)metal)金属金属;O(oxide);O(oxide)氧化物氧化物 S(semiconductor)S(semiconductor)半导体半导体 早期工艺的早期工艺的MOSMOS器件的栅极是用金属制器件的栅极是用金属制造的，所以从栅极向下是金属、氧化物和造的，所以从栅极向下是金属、氧化物和导体的结构。导体的结构。MOSMOS器件结构器件结构 MOSMOS器件有四个端可以连接电极，分别为源，漏，器件有四个端可

16、以连接电极，分别为源，漏，栅和衬底栅和衬底 半导体衬底表面在栅极绝缘层以下的部分称为沟道半导体衬底表面在栅极绝缘层以下的部分称为沟道区，因为在区，因为在mosmos工作过程中会在这里形成导电沟道工作过程中会在这里形成导电沟道 因此，因此，MOSMOS在纵深方向是在纵深方向是M MO OS S三层结构，在横向三层结构，在横向是源沟道漏的结构是源沟道漏的结构. .MOSMOS：栅极和衬底：栅极和衬底 器件工作过程中，栅极和衬底之间的电压形器件工作过程中，栅极和衬底之间的电压形成纵向电场，这个电场会在衬底表面会形成成纵向电场，这个电场会在衬底表面会形成一个导电通道，该沟道会连接源端和漏端一个导电通道

17、，该沟道会连接源端和漏端. . MOSMOS的栅极同其他三个电极是绝缘的，因此的栅极同其他三个电极是绝缘的，因此MOSMOS也称为绝缘栅场效应晶体管（也称为绝缘栅场效应晶体管（IGFETIGFET） MOSMOS的衬底的衬底BULKBULK端是掺杂的半导体，一般接固端是掺杂的半导体，一般接固定的电源和地电压，因此有时候定的电源和地电压，因此有时候MOSMOS器件的符器件的符号只标出号只标出G GD DS S三端三端MOSMOS：源和漏：源和漏 MOSMOS器件的源区和漏区器件的源区和漏区, ,在结构和工艺加工上是在结构和工艺加工上是完全相同的，在使用中可以被交换，但是为了完全相同的，在使用中可

18、以被交换，但是为了分析的方便还是需要区分分析的方便还是需要区分 源端是载流子流出的一端（载流子的来源源端是载流子流出的一端（载流子的来源sourcesource），漏端是载流子流入的一端（载流子），漏端是载流子流入的一端（载流子在这里消失在这里消失draindrain） 源漏区是半导体表面高掺杂的区域，作为源漏源漏区是半导体表面高掺杂的区域，作为源漏电极电极 衬底电极也需要高掺杂的欧姆接触，只是其掺衬底电极也需要高掺杂的欧姆接触，只是其掺杂极性同源漏区相反杂极性同源漏区相反MOSMOS：漏、栅、源、衬的隔离：漏、栅、源、衬的隔离 MOSMOS作为四端器件在漏电压，栅电压，源电压和衬底作为四端器

19、件在漏电压，栅电压，源电压和衬底电压的共同作用下工作电压的共同作用下工作 栅极的隔离是靠绝缘的栅氧化层，同半导体表面上栅极的隔离是靠绝缘的栅氧化层，同半导体表面上的其他三个电极隔开的其他三个电极隔开 源极和漏极同衬底接触，源漏和衬底的隔离是靠形源极和漏极同衬底接触，源漏和衬底的隔离是靠形成的反向成的反向PNPN结结 源极和漏极之间的隔离由两个源极和漏极之间的隔离由两个PNPN结隔开结隔开 因此，在因此，在MOSMOS器件的工作过程中需要保持源漏同衬底器件的工作过程中需要保持源漏同衬底之间的之间的PNPN结结0 0偏或者是反偏偏或者是反偏MOSMOS器件的分类器件的分类 根据参与导电的载流子的类

20、型，根据参与导电的载流子的类型，MOSMOS器件可以分器件可以分为为NMOSNMOS和和PMOSPMOS两种两种. . NMOSNMOS器件中的载流子是电子，源漏区是器件中的载流子是电子，源漏区是n n区，区，衬底是衬底是p p型型. . PMOSPMOS器件中的载流子是空穴，源漏区是器件中的载流子是空穴，源漏区是p p区，区，衬底是衬底是n n型型. . 为了产生导电沟道，以及源漏为了产生导电沟道，以及源漏pnpn结隔离，两种结隔离，两种器件的端电压极性相反器件的端电压极性相反. .MOSMOS器件的分类器件的分类 根据工作机制根据工作机制MOSMOS又可以分为增强型和耗尽型又可以分为增强型

21、和耗尽型 增强型器件在栅压小于阈值电压的时候，无法增强型器件在栅压小于阈值电压的时候，无法产生导电沟道产生导电沟道 耗尽型耗尽型MOSMOS器件在没有加栅压情况下就有沟道，器件在没有加栅压情况下就有沟道，需要加栅压才能使得沟道消失需要加栅压才能使得沟道消失MOSMOS晶体管的分类晶体管的分类MOSMOS晶体管的结构特点晶体管的结构特点 由于具有源漏同衬底的隔离，由于具有源漏同衬底的隔离，MOSMOS器件同双极器器件同双极器件相比占用面积小，集成度高件相比占用面积小，集成度高 MOSMOS是绝缘栅结构，即栅极不取电流，输入阻抗是绝缘栅结构，即栅极不取电流，输入阻抗高，易于电路间的直接耦合高，易于

22、电路间的直接耦合 源漏对称结构使得器件具有双向导通的特性，源漏对称结构使得器件具有双向导通的特性，设计灵活设计灵活 CMOSCMOS结构没有静态短路功耗，功耗低结构没有静态短路功耗，功耗低 由于由于MOSMOS器件是少子导电，需要先产生沟道电荷，器件是少子导电，需要先产生沟道电荷，然后才能导电，因此速度比双极器件慢。然后才能导电，因此速度比双极器件慢。silicon 衬底衬底源源漏漏top nitride连接至源极的金属连接至源极的金属连接至栅的金属连接至栅的金属连接至漏极的金属连接至漏极的金属多晶硅栅多晶硅栅掺杂掺杂Si场氧化层场氧化层栅氧化层栅氧化层silicon substratesil

23、icon substrate场氧化层场氧化层silicon substrateShadow on photoresistExposed area of photoresistChrome platedglass mask（镀铬玻璃模板）（镀铬玻璃模板）Ultraviolet Lightsilicon substrate非感光区域非感光区域silicon substrate感光区域感光区域silicon substratephotoresistsilicon substratesilicon substrate腐蚀腐蚀silicon substratesilicon substratefield

24、 oxide去胶去胶silicon substrate薄的栅氧化层薄的栅氧化层silicon substrategate oxidesilicon substrategateultra-thin gate oxidepolysilicongatesilicon substrategateScanning direction of ion beam（离子束的扫描方向）（离子束的扫描方向）implanted ions in active region of transistors（在晶体管有源区的注入的（在晶体管有源区的注入的离子）离子）Implanted ions in photoresist

25、to be removed during resist strip. sourcedrain离子束离子束silicon substrategatesourcedraindoped silicon自对准工艺自对准工艺1.1. 在有源区上覆盖一层薄氧化层在有源区上覆盖一层薄氧化层2.2. 淀积多晶硅，用多晶硅栅极版图淀积多晶硅，用多晶硅栅极版图刻蚀多晶硅刻蚀多晶硅3.3. 以多晶硅栅极图形为掩膜板，刻以多晶硅栅极图形为掩膜板，刻蚀氧化膜蚀氧化膜4.4. 离子注入离子注入silicon substratesourcedrainsilicon substratecontact holesdrainso

26、urcesilicon substrateMental connectiondrainsource完整的简单完整的简单MOS晶体管结构晶体管结构silicon substratesourcedraintop nitridemetal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gatedoped siliconfield oxidegate oxide重要的结构参数：重要的结构参数： 沟道的长度（沟道的长度（L L）、宽度（）、宽度（W W）和栅氧化层的厚）和栅氧化层的厚度（度

27、（toxtox），其中，），其中，L L和和W W是是MOSMOS电路设计重点。电路设计重点。沟道长度沟道长度L L的计算的计算 由于源漏区加由于源漏区加工过程中掺杂工过程中掺杂向半导体表面向半导体表面横向扩散，实横向扩散，实际的沟道长度际的沟道长度同设计中图形同设计中图形宽度并不相等宽度并不相等沟道宽度沟道宽度W W的计算的计算 MOS器件的实际沟道宽度并非栅极宽度！器件的实际沟道宽度并非栅极宽度！ 局部氧化局部氧化LOCOSLOCOS工艺工艺 场氧在有源区边缘形成鸟嘴场氧在有源区边缘形成鸟嘴 使得实际的沟道宽度有所减小使得实际的沟道宽度有所减小 CMOS集成电路要把集成电路要把NMOS和和

28、PMOS两两种器件做在一个芯片上，如何实现？种器件做在一个芯片上，如何实现？ 采用做阱的方法解决了需要两种类型衬采用做阱的方法解决了需要两种类型衬底的问题底的问题CMOS FETn n阱阱CMOSCMOS主要工艺步骤主要工艺步骤 1、衬底硅片的选择、衬底硅片的选择晶向无缺陷的单晶硅片晶向无缺陷的单晶硅片8 8英寸硅片，硅片厚度约英寸硅片，硅片厚度约700um700ump p 型硅片，电阻率为型硅片，电阻率为10-50cm10-50cm 2 2、制作、制作n n阱阱 热氧化形成初始氧化层作为阱区注入的掩热氧化形成初始氧化层作为阱区注入的掩蔽层。蔽层。 在氧化层上开出在氧化层上开出n n阱区窗口阱

29、区窗口 注磷在窗口下面形成注磷在窗口下面形成n n阱阱 退火和阱区推进退火和阱区推进n n阱阱CMOSCMOS主要工艺步骤主要工艺步骤 3 3、场区氧化、场区氧化n n阱阱CMOSCMOS主要工艺步骤主要工艺步骤场区氧化的必要性？场区氧化的必要性？早期的场区氧化工艺早期的场区氧化工艺-非等平面非等平面 3 3、场区局部氧化法、场区局部氧化法LOCOS工艺具体步骤：工艺具体步骤： 生长薄层生长薄层SiO2作为缓冲层作为缓冲层 淀积氮化硅淀积氮化硅 刻掉场区的氮化硅和缓冲刻掉场区的氮化硅和缓冲氧化层氧化层 场区注入场区注入 热氧化形成场氧化层热氧化形成场氧化层n n阱阱CMOSCMOS主要工艺步骤

30、主要工艺步骤鸟嘴问题鸟嘴问题 解决方法：解决方法： 在缓冲层二在缓冲层二氧化硅上淀氧化硅上淀积一层多晶积一层多晶硅缓冲层硅缓冲层 4 4、制作硅栅、制作硅栅具体步骤：具体步骤： 生长生长SiO2缓冲层缓冲层 沟道区注入沟道区注入 生长新的栅氧化层生长新的栅氧化层 CVD工艺淀积多晶硅工艺淀积多晶硅 多晶硅掺杂多晶硅掺杂 光刻和刻蚀形成多晶光刻和刻蚀形成多晶硅栅的图形硅栅的图形硅栅工艺实现了栅和源、漏区硅栅工艺实现了栅和源、漏区自对准自对准n n阱阱CMOSCMOS主要工艺步骤主要工艺步骤 5 5、形成源和漏区、形成源和漏区n n阱阱CMOSCMOS主要工艺步骤主要工艺步骤用磷注入，或砷、磷双注

31、入形成用磷注入，或砷、磷双注入形成n+区作为区作为NMOS源、漏区和源、漏区和n阱引出区阱引出区硼注入，形成硼注入，形成PMOS的源、漏区和的源、漏区和p型衬底的欧姆接触区型衬底的欧姆接触区 6 6、形成金属互连线、形成金属互连线 在整个硅片上淀积氧化层在整个硅片上淀积氧化层 通过光刻在氧化层上开出引线孔通过光刻在氧化层上开出引线孔 在整个硅片上淀积金属层，如铝在整个硅片上淀积金属层，如铝 光刻形成需要的金属互连线图形光刻形成需要的金属互连线图形n n阱阱CMOSCMOS主要工艺步骤主要工艺步骤 最后，在整个最后，在整个芯片表面再覆芯片表面再覆盖一层磷硅玻盖一层磷硅玻璃或氮化硅钝璃或氮化硅钝化

32、膜，只留出化膜，只留出电路芯片的引电路芯片的引出端，即焊盘出端，即焊盘或压焊点。或压焊点。VDDP阱工艺阱工艺N阱工艺阱工艺双阱工艺双阱工艺P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-SiP-wellP+P+N+N+铝线铝线PSG场氧场氧栅极氧化膜栅极氧化膜P+区区P-wellN-型硅极板型硅极板多晶硅多晶硅N+区区体硅体硅CMOS的闩锁（的闩锁（Latch-up）Latch-up效应等效电路效应等效电路 寄生晶体管寄生晶体管Q1、Q2和寄生电阻和寄

33、生电阻Rw和和Rs构构成正反馈回路，使电流循环放大，至到成正反馈回路，使电流循环放大，至到VDD电压和电压和GND之间锁定在（之间锁定在（Von+VCES）。）。防止闩锁的措施防止闩锁的措施场区寄生场区寄生MOSMOS晶体管晶体管防止出现寄生沟道的措施防止出现寄生沟道的措施:1 1、足够厚的场氧化层、足够厚的场氧化层,2 2、场区注硼、场区注硼3 3、合理的版图、合理的版图p-epiP阱阱n+STITiSi2STI深亚微米深亚微米CMOS晶体管结构晶体管结构STISTISTIN阱阱n-n+n-p+p-p+p-源/漏扩展区浅槽隔离侧墙多晶硅硅化物双阱标准CMOS工艺P+p-epip welln

34、wellp+n+gate oxideAl (Cu)tungstenSiO2SiO2TiSi2field oxide增加器件密度增加器件密度防止寄生晶体管效应（闩锁效应）防止寄生晶体管效应（闩锁效应）Example: Intel 0.25 micron Process5 metal layersTi/Al - Cu/Ti/TiNPolysilicon dielectricInterconnect Impact on Chip功耗功耗驱动能力驱动能力CMOS双极型双极型Bi-CMOSBiCMOS集成电路工艺BiCMOS工艺分类工艺分类 以以CMOS工艺为基础的工艺为基础的BiCMOS工艺工艺 以双

35、极工艺为基础的以双极工艺为基础的BiCMOS工艺。工艺。以以P阱阱CMOS工艺为基础的工艺为基础的BiCMOS工艺工艺NPN晶体管电流增益小；晶体管电流增益小；集电极的串联电阻很大集电极的串联电阻很大;NPN管管C极只能接固定电位，从而限制了极只能接固定电位，从而限制了NPN管的使用管的使用以以N阱阱CMOS工艺为基础的工艺为基础的BiCMOS工艺工艺NPN具有较薄的基区，提高了其性能；具有较薄的基区，提高了其性能；N阱使得阱使得NPN管管C极与衬底隔开，可根据电路需要接电位极与衬底隔开，可根据电路需要接电位集电极串联电阻还是太大，影响双极器件的驱动能力集电极串联电阻还是太大，影响双极器件的驱

36、动能力在现有在现有N阱阱CMOS工艺上增加一块掩膜板工艺上增加一块掩膜板 以以N阱阱CMOS工艺为基础的改进工艺为基础的改进BiCMOS工艺工艺使使NPN管的集电极串联电阻减小管的集电极串联电阻减小5 6倍倍；使使CMOS器件的抗闩锁性能大大提高器件的抗闩锁性能大大提高三、后部封装三、后部封装 （在另外厂房）（在另外厂房）（1）背面减薄）背面减薄（2）切片）切片（3）粘片）粘片（4）压焊：金丝球焊）压焊：金丝球焊（5）切筋）切筋（6）整形）整形（7）所封）所封（8）沾锡：保证管脚的电学接触）沾锡：保证管脚的电学接触（9）老化）老化（10）成测）成测（11）打印、包装）打印、包装 划片金丝劈加热压焊CircuitPADCHIP三、后部封装三、后部封装 （在另外厂房）（在另外厂房）