基于nios ⅱ的动爆冲击波记录仪设计-刘雪飞.pdf

《基于nios ⅱ的动爆冲击波记录仪设计-刘雪飞.pdf》由会员分享，可在线阅读，更多相关《基于nios ⅱ的动爆冲击波记录仪设计-刘雪飞.pdf（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、文章编号：100l一9944(2016)020022_03基于Nios II的动爆冲击波记录仪设计刘雪飞1，一，马铁华1，一，王俊峰112，尤文斌1，一，崔 敏1(1中北大学电子测试技术国家重点实验室，太原030Q51；2中北大学仪器科学与动态测试教育部重点实验室。太原030051)摘要：为了提高动爆冲击波记录仅的可靠性，减小电路体积，缩短开发局襄，该文提出了一种基于Nios II的动爆冲击波记录仪设计方案。该方案以SoPC技术为基础，将整个控制系统构建在单片FPGA上。介绍了总体设计方案、接口电路设计、以Nios II为核心的sopc软硬件设计。为提高可靠性。采用硬制材料35crMns姨作为

2、核心电路保护壳，且壳内采用环氧树脂灌封。通过激波管校准实验和有限元分析软件ANSYs仿真结果证明，该系统性能稳定、可靠性高，能成功记录冲击波信号。关键词：动爆冲击波；记录仪；N1 os II；可编程片上系统中图分类号：TP73 文献标志码：ADesign of Dyn锄ic Burst shock Wave Recorder B瓣d蚰NiosUU Xuefeil一，MA Tiehual，_，WANG Junfen91一，YOU Wenbinl，一，CUI Minl(1National Key hboratory for Elec仰nic Measurement Technology，No曲Un

3、iveTs畸of China，嘶”all 030051，China；2Key kd)omtory for Instmmentation ScienceDynaHlic Measurement，Ministry of Education，North Universicy 0fChina，1”明030051，ChiIla)Abs妇ct：In order to improve出e reliability，reduce the cire_llit volume绷d shonen the devel叩men弦riod of幽e dyn锄ic bl鹊t wave reco耐er，a dyII觚lic bu

4、rst shock wave recorder baSed on Nios II is proposedThe scheme is b踮edon the SOPC technology，粕d tIle whole con咖l system is built on the monolitllic FPGA1nhe des妇of SOPC software绷d haIdw搬e，which is the 0verall design sche棚时，the interface circu“deSi铲and the Nios Il as出e c甜e，骶introducedIn order to impr

5、oVe tlle reliability，using hard眦terials明d 35CrMnSiA踮the core circuit pmtectionsheU，眦d t11e sheby epoxy resin11lrou曲the shock tube calibration expeTiment alId the fiIlite element明alysissoftware ANSYS simulation results prove【hat tle system pe面硼ance is stable and山e r_eliability is h曲，and canrecDrd t11

6、e shock wave si印aI successfllllyKey words：dynaIInic burst shock wave；t；ecomer；Nios II；system on a pro铲ammable chip(SOPC)随着航天科技的发展及未来战争精确打击的需求，能够准确测试动爆冲击波的各项性能参数是衡量评估导弹战斗部毁伤效应的重要依据f。传统动爆冲击波记录仪多以微处理器(单片机、ARM或DsP)为主控制器，或以微处理器与FPGACPLD相结合的方式嗍。上述硬CPU+FPGA的设计方案，设计者不仅要在微处理器的选型及与FPGACPLD相互匹配的过程中花费时问，且当系统的设计

7、方案改变时，需再选器件及重新设计PCB板。针对上述问题，提出了一种基于Nios II的动爆收稿日期：2015一0616；修订日期：2015卸1915基金项目：山西省青年科技研究基金项目(20130210151)作者简介：刘雪飞(1989一)，男，硕士研究生，研究方向为动态测试与智能仪器。囝万方数据冲击波记录仪设计方案。该方案以SOPC技术为基础，将整个控制系统构建在单片FPGA(field Pro舢ablegate anay)上，具有体积小、开发周期短、可靠性高等优点。1 记录仪总体设计11 系统结构组成动爆冲击波记录仪结构组成如图1所示，包括中心逻辑控制电路、数据采集接口电路、nash存储模

8、块、时钟、配置电路、读数接口、电源管理模块。Nios II软核处理器为记录仪核心控制器控制与协调整个测试系统中各部分的协作与运行。外部传感器信号时钟、配置电路I l读数接口l上位机控制广一FPGA中心瞄到存储控制电】瞎卜叫模块电源管理模块图1记录仪系统框图Fig1 B妣k diag陋m of怆corder syscem在FPGA内用硬件描述语言VHDL设计AD逻辑控制、数据编码等功能。使用Quanus II工具的Mega衍zard Plugjn Mallager设置相应的参数，构建4 KB的内部FIFO来缓存数字量，并采取半满即读的方式，即nFo中存储2 KB数据时，给出半满标志HF。使用嵌入

9、在Quartus II工具中的SOPCBuilder系统集成工具，从IP组件中定义和建立Nios II嵌入式系统。12接口电路121信号调理电路为了前置单元能可靠记录被测信号，不对其它设备产生干扰，在模拟信号输人电路中加有过电压保护网络，保证在有效地记录被测信号的前提下不对被测信号造成任何干扰。调理电路如图2所示。122启动存储信号接口测量系统控制记录仪的启动存储信号为一高电平有效28 V电平信号，存储器收到信号后，顺序执行“擦除”和“开始记录”2个动作，接口电路如图3所示。自动化与倥裹20l矾2)Iy7 采集模块 d洳平IN5819T 112AGND I Il k图2信号调理电路Fig2 C

10、ircuit of signaI conditIOning匿3君动存储接口窀路Fig3 Interface circun 0f IaUnch memory13存储模块存储介质选用三星公司的K9WAG08UlA存储芯片。每片闪存有16384块，每块有64页，每页有2048 B写入区和64 B备用区，其典型编程周期为200斗s，典型擦除周期为15 ms。有效期内无效块320个。页是K9WAG08Un存储芯片读写操作的基本单位嘲。2 以Nios II为核心的SOpC设计2。1硬件平台设计s0Pc是一种灵活、高效的嵌入式系统硬件解决方案，是以Nios II软核处理器为核心71。将Nios软核处理器和功

11、能模块集成到同一个现场可编程逻辑阵列FPGA上，构成一个可编程的片上系统，减少芯片使用数量，减小了电路板尺寸，提高了系统稳定性。加入Nios II处理器时，设置进入Nios系统模块的时钟频率为50 MHz，Nios II处理器核的设置页面如图4所示。Nios II嵌入式系统包含Nios II微处理器内核、JrIAG调试模块itagu耐、RAM IP核、EPCS控制图气赢盟万方数据图4 NiOs处理器核的设置页面Fig4 Sening page Of the I|NiOs processOr cOre器epcs-nasncontroller、存储Flash接口、串行通信接口组件UART、并行输入

12、输出口(PIO)等。22 系统SOPC软件设计软件系统主要完成数据采集和数据存储命令的发送和控制。Nios II嵌入式系统的所有软件开发任务都是在Nios II集成开发环境(IDE)下完成的，并通过JrIAG下载线下载到FPGA中运行。系统流程如图5所示。 丽耍诬薅 童：氢茫J写满?=上仁西运一巴塑!叵J土Y毫订关闭其它模块r翩改变地址图5软核主程序流程Fig5 Soft fIOw chart of main program当系统上电或复位时。系统从串行配置器件EPCSl6中读出用户数据，快速配置FPGA。将应用软件调到Nios II处理器上运行。Nios II软核处理器开始检测触发信号QD并

13、判断，判断无误后对FLASH进行擦除操作，擦除结束后FPGA内部AD控制模块提供AD工作的时钟，同时Nios II软核24处理器配置FLASH写数据的地址。配置完地址后发送写命令给FLASH芯片。向存储器FLASH写人数据。当数据记录完毕或闪存存满后，整个记录系统就退出数据采集，进人休眠状态。采用C语言在Nios II IDE开发工具中实现控制数据读写和发送控制指令功能。23读数接口通过在Nios II系统中集成通用的UART内核。以RS232协议的形式与外界进行命令传输。通过USB读取FLASH存储器中的数据到上位机，并通过VB编写的上位机软件显示给用户。3试验结果为了确保系统具备高精度、高

14、可靠性的功能，在实验室应用激波管进行系统校准。以激波管产生马赫数为1213之间的激波作为激励源，共进行了3次试验，试验所得校准参数如表l所示，表中丁为低压室气体温度，单位为K；P】为低压室气体初始压力值，单位为MPa；P2为激波管高压室的压力值，为被校准系统实测压力值，单位为MPa。表1校准参数表Tab1 CaIbration Darameter IIst激波速度口：秒2亩 (1)式中：s为两传感器之间的中心距离这里为460mm；出为两传感器上升沿时间差，单位为ms。马赫数讹：M昭旦 (2)式中，c为低压室气体的声速，且c=2005、丁。激波反射超压值p：p=(讹2(等罟)Pl (3)高压室气

15、体压力值P2：P2=吾(7讹2_1)【一詈(肌击)Pl(4)典型测试曲线如图6所示。 (下转第28页)万方数据通过仿真可知，基于神经网络的补偿能够最大程度地提高电涡流传感器的输出线性度，提高准确度，使最大引用误差下降为03725，加大了电涡流传感器的输出电压值的可信度。同时，也为其他类型的传感器的非线性补偿提供了依据和理论基础，具有很高的使用价值阻m。4结语在以前的论文中大多运用最小二乘法去拟合其理论特性曲线，而本文是采用了Multisim和Matlab软件求出其理论特性曲线，这样极大地提高了准确率。在最后也对2种方法做了比较，得出了基于神经网络的算法能够大大改善电涡流传感器的输出特性。采用的

16、电涡流传感器输出转换电路的设计也具有一定的特点它采用了电容式三点振荡电路来激发1 MHz的高频电压，电路得到简化，准确度也得到了提高。而且还可以自由地调节电容C，和e2的参数来改变振荡电路的频率，以满足使用者的需求。参考文献：【l】付丽辉差动传感器残余电压及非线性的神经两络补偿疆】仪表技术与传感器，2013(8)：1527【2梁森，欧阳三泰，王侃夫自动检测技术及应用M】北京：机械工业出版社2012【3】赵君，王旭电涡流传感器工作稳定性的技术研究们呼伦贝尔学院学报，20132l(3)：107一112【4】童诗白，华成英模拟电子技术基础【M】北京：高等教育出版社，20jO【5徐秉铮神经网络理论与应

17、用【M】广州：华南理工大学出版社，1991I【6】张嫒媛，绘科军，许耀华，等Ps0算法结合BP神经网络在传感器静态非线性校正中的应用【J】计量学报，2009，30(6)：5265297】SIMON HAYN神经网络学习【M北京：机械工业出版社，2011【8】冯少辉，周平，钱峰一种确定神经网络初始权值的新方法佣工业仪表与自动化装置，2006(1)：65689】胡伍生神经网络理论及其工程应用【M】北京：测绘出版社，2006一oooo-oooo-oooooo(上接第24页)击宝瓷玎(msJ囤6典型测试曲线Fig6 TypIcal test curVe由表1和图6可以看出系统校准试验中系统误差均小于5，证明了该测试系统具有一定可靠性可以应用于实际冲击波超压测试试验。4结语本文提出了基于Nios II的动爆冲击波记录仪，为相关器件工作状态的特性测试与理论校验提供了详细、精确、高可靠性的原始数据。比较于传统动矿。+。00o。e，c，。)。oo万方数据