2022年4bits超前加法进位器的全定制设计_微电子卓越班数字集成电路课程设计报告.docx

《2022年4bits超前加法进位器的全定制设计_微电子卓越班数字集成电路课程设计报告.docx》由会员分享，可在线阅读，更多相关《2022年4bits超前加法进位器的全定制设计_微电子卓越班数字集成电路课程设计报告.docx（34页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品学习资源数字集成电路课程设计题姓目： 4名：bits 超前加法进位器地全定制设计席高照学号：111000833学院：物理与信息工程学院专业：微电子（杰出班）年级：2021 级指导老师：陈群超（签名）2021 年 6 月 3 日欢迎下载精品学习资源目 录第 1 章 概 述.01.1 课程设计目地 .错误！未定义书签；1.2 课程设计地主要内容.错误！未定义书签；1.2.1设计题目 .错误！未定义书签；第 2 章功能分析及规律分析.22.1功能分析 .22.2举荐工作条件 .32.3电性能 .72.4真值表 .错误！未定义书签；2.5表达式 .62.6 电路图 .错误！未定义书签；第 3 章

2、电路设计与器件参数设计3.1 性能指标： .错误！未定义书签；3.2 模块划分 .73.2.1 输出级电路设计 .73.2.2 内部反相器 .93.2.3 内部电路等效 .83.2.4 输入级电路 .103.2.5 输出缓冲级电路 .103.2.6 输入、输出爱护电路 .103.3 本章小结 .10第 4 章电路模拟与仿真 .错误！未定义书签；4.1 电路搭建 .114.1.1 建立新库 .114.1.2 建立 SCHEMATIC VIEW. .124.1.3 建立 SYMBOL.错误！未定义书签；4.1.4 建立总体电路 SCHEMATIC VIE.W.134.1.5 建立总体 SYMBO.

3、L.144.1.6 测试电路 .154.2 功能仿真 .154.3 功耗仿真 .164.4 仿真结果分析 .171.2.2设计内容 .错误！未定义书签；84.5 本章小结 . 17第 5 章 版图设计欢迎下载精品学习资源5.1 原理 .185.2 反相器版图 .185.3 输入级 .205.4 输出级 .205.5 输出缓冲 .205.6 异或门 .205.7 或非门 .225.8 与非门 .错误！未定义书签；5.9 整体版图 .245.10 本章小结 .24心 得 .26参考文献 .27附 录 .28附录 1 74LS283中文资料 .28欢迎下载精品学习资源第 1 章 概 述1.1 课程设

4、计目地. 综合应用已把握地学问. 熟识集成电路设计流程. 熟识集成电路设计主流工具. 强化同学地实际动手才能. 培育同学地工程意识和系统观念. 培育同学地团队协作才能1.2 课程设计地主要内容1.2.1 设计题目4bits 超前进位加法器全定制设计1.2.2 设计要求Vdd=1.8V,VoH=4.6V,V ol=0.4V可驱动 10 个 LSTTL 电路（相对于15pf 电容负载）trt f1ns欢迎下载精品学习资源tTLH /THL6ns欢迎下载精品学习资源欢迎下载精品学习资源tPLH / PHLAiBCiiCo10ns欢迎下载精品学习资源欢迎下载精品学习资源tPLH/ PHLAi Bi C

5、iSi12ns欢迎下载精品学习资源欢迎下载精品学习资源Pdis32mW ,f work25MHz欢迎下载精品学习资源1.2.3 设计内容. 功能分析及规律分析. 电路设计及器件参数设计. 估算功耗与延时. 电路模拟与仿真. 版图设计. 版图数据提交及考核，课程设计总结欢迎下载精品学习资源第 2 章 功能分析及规律分析2.1 功能分析74283 为 4 为超前进位加法器，不同于一般串行进位加法器由低到高逐级进位，超前进位加法器全部位数地进位大多数情形下同时产生，运算速度快，电路结构复杂.其管脚图如下：图 2-174283 芯片地引脚功能表：表 2-1 74283 引脚功能引脚位符号名称及功能欢迎

6、下载精品学习资源4,1,13,10123和输出端欢迎下载精品学习资源45， 3,14,12A1 ， A2 ，A3 ，A4运算输入端6， 2,15,11B1 ，B2 ，B3 ，B4运算输入端7C0进位输入端9C4进位输出端8GND接地（ 0V ）16Vcc正电压电源欢迎下载精品学习资源2.2 举荐工作条件表 2-2 SMIC 0.18 工艺工作条件2.3 电特性表 2-3-1 直流工作规格SymbolParameterConditionsMiTypMaxUninNottse 1VIInput voltageclampVCC =MinII=-18mA-1.5V欢迎下载精品学习资源VOHHighLe

7、verVCCMin , IOHDM542.53.4VDM742.73.4DM540.250.4VDM740.350.4DM740.250.4AB0.5mACO0.1AB40uACO20Max欢迎下载精品学习资源Output VoltageVILMax ,VIHMin欢迎下载精品学习资源欢迎下载精品学习资源VOLLowLever Output VoltageVCC VILI OLMin , IOLMax ,VIH4mA ,VCCMax MinMin欢迎下载精品学习资源欢迎下载精品学习资源III IHInput currentMa xinputvoltageHighLever InputCurre

8、ntVCCViVCCViMax7VMax2.7V欢迎下载精品学习资源欢迎下载精品学习资源I ILLowLever InputCurrentVCCViMaxAB-0.8mACO-0.4DN54-100mADM74-1001934mANote 32239mA0.4V欢迎下载精品学习资源欢迎下载精品学习资源I OSShortcircuit outputVCCNote 2Max欢迎下载精品学习资源欢迎下载精品学习资源ICC1ICC 2Supply currentSupply currentVCC VCCMax MaxNote 4欢迎下载精品学习资源欢迎下载精品学习资源表 2-3-2 沟通特性Symbo

9、lParameterFromInput ToOutputRL2KCL15 pFCL50 pFUn its欢迎下载精品学习资源MinMaxMinMax欢迎下载精品学习资源tPLHPropagation Delay Time Low toHighLever OutputCOto1,21011ns欢迎下载精品学习资源欢迎下载精品学习资源tPHLPropagation Delay Time High toLowLever OutputCOto1,21012ns欢迎下载精品学习资源欢迎下载精品学习资源tPLHPropagation Delay Time Low toHighLever OutputCO

10、to1011ns3欢迎下载精品学习资源欢迎下载精品学习资源tPHLPropagation Delay Time High toLowLever OutputCO to31012ns欢迎下载精品学习资源欢迎下载精品学习资源tPLHPropagation Delay Time Low toHighLever OutputCO to41011ns欢迎下载精品学习资源tPHLPropagationDelay Time High1012nsCO to4toLowLeverOutputtPLHPropagationDelay Time LowAi orBitoi1011nstoHighLeverOutpu

11、ttPHLPropagationDelay Time HighAi orBitoi1012nstoLowLevertPLHtPHLOutputtPLHPropagationDelay Time LowAi orBi810nsto C4toHighLeverOutputtPHLPropagationDelay Time HighAi orBito C4811nstoLowLeverOutputOutputPropagation Delay Time LowCO to C4810nstoHighLever OutputPropagation Delay Time High toLowLeverCO

12、 to C4811ns欢迎下载精品学习资源2.4 真值表表 2-4 真值表2.5 表达式定义两个中间变量 Gi 和 Pi：所以：进而可得各位进位信号地罗辑表达如下欢迎下载精品学习资源2.6 电路图图 2-2欢迎下载精品学习资源第 3 章 电路设计及器件参数设计3.1 性能指标Vdd=1.8V,VoH=4.6V,V ol=0.4V可驱动 10 个 LSTTL 电路（相对于15pf 电容负载）trt f1ns欢迎下载精品学习资源tTLH /THL6ns欢迎下载精品学习资源欢迎下载精品学习资源tPLH / PHLAiBCiiCo10ns欢迎下载精品学习资源欢迎下载精品学习资源tPLH/ PHLAi

13、Bi CiSi12ns欢迎下载精品学习资源欢迎下载精品学习资源Pdis32mW ,f work25MHz欢迎下载精品学习资源3.2 模块划分依据电路原理，可以将加法器地电路分为五级：输入级、内部反相器、内部规律门、输出级和输出缓冲级 .3.2.1 输出级电路设计其中CL15 pFVDD=1.8V 联立可求得Wn=18.7u19uWP=3.93Wn=73.9u 74uL=0.18u欢迎下载精品学习资源3.2.2 内部反相器其中. Tr=Tf=1ns ，为负载电容. 一般来说，内部反相器地负载由三个部分电容构成，分别是：本级漏极地 PN 结电容 Cpn下级地栅电容 Cg连线杂散电容 Cs欢迎下载精

14、品学习资源CPNC jWBC jswW2 B欢迎下载精品学习资源Cj 是单位面积地结电容， Cjsw 是单位长度地周边电容， b 为有源区宽度，这里取WN0.3um.欢迎下载精品学习资源所以 CPN2.0210 91.070410 16欢迎下载精品学习资源Cg=Wn+Wp LCox= 150.7pF这里地 Wn 和 Wp 近似取输出级地 Wn 和 Wp 地值一般情形下，连线杂散电容远小于栅电容，故本次设计忽视Cs 地影响综合上述三部分地电容量，可以得到内部反相器地负载C2.0210 9 W1.50810 13LN欢迎下载精品学习资源由于 tr=tf ，由公式可近似认为WuNWLPuPLN3.9

15、3 WLN欢迎下载精品学习资源故由 tr=tf=1ns， 可得Wn=0.1887um，取 Wn=0.22um，就 Wp=0.75um3.2.3 内部电路等效内部规律门地设计采纳与非门地等效反相器设计，也就是依据晶体管地串并联关系，再依据等效反相器中相应晶体管地尺寸，直接获得与非门地各晶体管地尺寸地方法.以两输入与非门为例：. P 管地 W/L 地运算将两输入与非门地两个并联P 管等效为内部反相器地P 管，为保证在只有一个PMOS 管导通地情形下，仍能获得所需要地上升时间，要求各PMOS 管地宽长比与反欢迎下载精品学习资源相器中地 PMOS 管相同，即 Wp=0.75um. N 管地 W/L 地

16、运算考虑到 N 管地串联结构，为保持下降时间不变，各N 管地等效电阻必需缩小3倍，也就是它们地宽长比必需是反相器中地管地宽长比地3 倍，即 Wn=0.66um同理可得其他门地管子地尺寸 .3.2.4 输入级电路. 提拉管 PM1 地 W/L 地运算为了节约 面积 ， 同 时又 能使较快 上升 ， 取 W/L=3 ， 此 处地 L=0.18um ， 即W=0.54um. CMOS 反相器 PM0 管W/L 地运算这个管地 W/L 可以参考内部反相器地运算过程，这里取W/L=0.75um/0.18um. CMOS 反相器 N 管 W/L 地运算由于要与兼容，而地输出电平在0.2V 到 2V 之间，

17、因此要选取反相器地转换电平欢迎下载精品学习资源为VitVit ,maxVit ,min21.1V欢迎下载精品学习资源另外，由半导体器件物理学问可知：欢迎下载精品学习资源0K P5.68W6.24W1.13um / 0.18um欢迎下载精品学习资源算出K N所以L所以L欢迎下载精品学习资源3.2.5 输出缓冲级电路由于输出级要驱动 TTL 电路，故输出级部分要在输出级前加入一级缓冲级电路.如下列图，将与输出级地异或门和或非门等效为一个反相器，与中间级缓冲级电路运算相类似，可以算得缓冲级 N、P 管地尺寸 .N=43+92/2.5+5=18W/Ln= 18=0.77um/0.18um W/Lp=3

18、.93 18=3um/0.18um3.2.6 输入、输出爱护电路由于 MOS 器件地栅极有极高地绝缘电阻，当栅极处于浮置状态时，由于某种缘由，感应地电荷无法很快地泄放掉 .而 MOS 器件地栅氧化层极薄，这些感应地电荷使得MOS 器件地栅与衬底之间产生特别高地电场.该电场强度假如超过栅氧化层地集成极限，就发生栅击穿，使MOS 器件失效，因此要设置爱护电路.爱护电路，采纳标准形式，可从工艺文件中直接调用标准焊盘电路.欢迎下载精品学习资源3.3 本章小结通过本次试验，我明白了集成电路设计时候地电路划分，明白了在不同位置需要有什么样地管子，如输入输出要有爱护电路，驱动较大地负载需要设计较大尺寸地管子

19、.同时我仍把握了不同管子地尺寸地运算方法，以及电容地运算方法.欢迎下载精品学习资源第4章 电路模拟与仿真4.1 电路搭建4.1.1 建立新库图 4-1欢迎下载精品学习资源4.1.2 建立 schematic view图 4-2图 4-3欢迎下载精品学习资源4.1.3 建立 symbol图 4-4其它规律门电路同样过程建立schematic view和 symbol view.4.1.4 建立总体电路 schematic view图 4-5欢迎下载精品学习资源4.1.5 建立总体 symbol图 4-6欢迎下载精品学习资源4.1.6 测试电路图 4-74.2 功能仿真图 4-8欢迎下载精品学习资

20、源图 4-9图 4-10图中从上到下依次是 A1 A2 A3 A4 ,B1 B2图 4-8）B3 B4 ,Cin （图 4-9）,C4 S1 S2 S3 S4（图 4-10）.4.3 功耗仿真欢迎下载精品学习资源图 4-114.4 仿真结果分析通过仿真结果可以看出电路规律功能正确，能实现加法及进位.从 A4 到 Z4 地延时满意，功耗为 6.63mW.仿真地频率为 50MHz.4.5 本章小结通过本次试验，我明白了cadence地使用，学会了画原理图及仿真，并对仿真结果进行分析 .欢迎下载精品学习资源第5章 版图设计5.1 原理版图设计时采纳层次化，全手工地势式设计版图.整个版图设计地思想是先

21、小后 大，即先画出各级地版图，并进行DRC 检查，检查无误后进行储存，最终调用这些单元进行最终地版图设计 .另外，本次设计地 COMS 尺寸有些比较大，故画版图时多以梳状形式来设计，这样可以减小版图地面积，而又能保持其原先地性能.工具 Virtuso 地使用.5.2 反相器版图图 5-1图 5-2欢迎下载精品学习资源5.3 输入级图 5-35.4 输出级图 5-45.5 输出缓冲欢迎下载精品学习资源图 5-55.6 异或门欢迎下载精品学习资源图 5-6欢迎下载精品学习资源5.7 或非门图 5-7欢迎下载精品学习资源5.8 与非门图 5-8欢迎下载精品学习资源5.9 整体版图图 5-95.10

22、本章小结通过本次试验，我明白了工具Virtuso 地使用，学会了画版图及仿真及在绘制版图过程中规就地定义.欢迎下载精品学习资源心 得本次课程设计我挑选了4Bit 超前进位加法器 .相比于其他加法器，超前进位加法器最大优点在于削减了进位等待推迟，大大提高了运算地速度，因此在其他地运算器中得 到了广泛应用 .但是相比于同组人地加法器也复杂了很多.做课程设计同时也是对课本学问地巩固和加强，由于课本上地学问太多，平常课间地学习并不能很好地懂得和运用，而且考试内容有限，所以在这次课程设计过程中，对整个数字芯片全定制设计流程有了一个总体地熟识.学会了数字集成电路中 MOS 管参数地设计 .我们更加明白了很

23、多比如说寄生电容包含几部分，分别怎么运算，仍有寄生电容对芯片功耗和延时地影响及估算等课堂上学过又很模糊地东西.同时也娴熟把握了cadance软件操作 .印象最深地是版图设计当中遇到了特别多地困难，包括院里地不熟识，软件操作地不熟识，由于自己马虎误删数据，仿真地失败，最初设计地不合规范，反震结果错误等等.通过老师与同学们热心地帮忙以及自己重新地学习，最终仍算是较为顺当地完成了课设在设计过程中，常常会遇到这样那样地情形，但归根结底是理论学问不够扎实，缺乏足够地耐心和一丝不苟地态度 .通过这次课程设计，加强了我们动手、摸索和解决问题地才能.也让我加深了对学问地懂得与运用 .最终感谢老师和同学们无私地帮忙！欢迎下载精品学习资源参考文献1 阎石数字电子技术基础北京：高等训练出版社，2006 5 194-1962 曾庆贵集成电路版图设计北京：机械工业出版社，2021， 23单片机自学网 74283 中文资料 2021， 4.欢迎下载精品学习资源附 录附录 1 74283中文资料欢迎下载精品学习资源欢迎下载精品学习资源欢迎下载精品学习资源欢迎下载