2022年EDA课程设计_基于FPGA的任意波形发生器.docx

《2022年EDA课程设计_基于FPGA的任意波形发生器.docx》由会员分享，可在线阅读，更多相关《2022年EDA课程设计_基于FPGA的任意波形发生器.docx（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品学习资源EDA 课程设计 基于 FPGA 地任意波形发生器学院：通信与电子工程学院欢迎下载精品学习资源摘 要本文主要探究了应用FPGA 灵敏可重复编程和便利在系统重构地特性，以Verilog HDL为设计语言，运用QuarrtusII软件，将硬件功能以软件设计来描述，提高了产品地集成度 ， 缩 短 开 发 周 期 . 所 设 计 地 波 形 发 生 器 可 产 生 正 弦 波 （ sina_wave ） 、 锯 齿 波（ swat_wave）、矩形波（ squr_wave）、三角波（ trig_wave ）四种信号，能够实现信号地转换并且频率可调；关键字：任意波形发生器FPGA V eri

2、log HDL QuartusIIAbstractThis paper explored the application of flexible and reprogrammable FPGA and convenience features in the system reconfiguration to Verilog HDL design language, the hardware functions to software design to describe and improve the integration of products and shorten the develo

3、pment cycle.Waveformgenerator designed to produce sine wave sina_wave,ramp swat_wave, rectangularwavesqur_wave,triangularwavetrig_wavefoursignals,toachieve signal conversion and frequency adjustable ；Keywords: Arbitrary Waveform Generator FPGA Verilog HDL QuartusII目录欢迎下载精品学习资源摘 要IABSTRACTI目录I第 1 章 绪

4、论 .11.1 概述 .11.2 任意波形发生器地功能11.3 国内外进出现状.2第 2 章波形发生器地基本理论32.1 FPGA 简介 .32.2 V ERILOG 语言简介 .42.2.1 Verilog 语言概述42.2.2 VerilogHDL基本结构42.3 QUARRTUSII 概述 .6第 3 章 方案设计 .73.1 系统介绍 .73.2 波形发生器各个模块设计83.2.1 Wave_gen 模块.83.2.2 波形数据储备 ROM 模块9第 4 章 波形发生器软件仿真104.1 设计平台及仿真工具.104.2 仿真过程 .10结论 .13附录 .14欢迎下载精品学习资源第 1

5、 章 绪论1.1 概述波形发生器是一种常用地信号源，广泛应用于电子电路，自动把握系统，教案试验等领域，目前使用显现了大量能够产生多种波形且性能稳固地任意波形发生器，但大多数方案都是基于串行或并行总线进行数据地传输，这种方案虽然成本较低，但系统地实时性较差，难以中意复杂波形地大数据量地传输要求. 我们设计了一种基于FPGA 芯片地任意波形发生器，充分利用了FPGA 强大地规律功能，实现了利用单片FPGA 芯片把握整个系统地方案.1.2 任意波形发生器地功能任意波形发生器既具有其他信号源地信号生成才能，又可以通过各种编辑手段生成任意地波形采样数据，便利地合成其他信号源所不能生成地任意波形，从而中意

6、测试和仿真试验地要求 .任意波形发生器地主要功能包括：（ 1）函数发生功能基础试验中，为了验证电路功能、稳固性和牢靠性，需要给它施加理想波形，任意波形发生器能替代函数发生器供应正弦波、方波、三角波、锯齿波等波形，仍具有各种调制和扫频才能 .利用任意波形发生器地这一基础功能就能中意一般试验地信号需求.（ 2）任意波形生成运行在实际电子环境中地设备，由于各种干扰地存在以及环境地变化，实际电路中往往存在各种信号缺陷和瞬变信号，例如过脉冲、尖峰、阻尼瞬变、频率突变等.任意波形发生器可以模拟这些特别信号，以测试系统地实际性能.（ 3）信号仍原功能在一些军事、航空等领域，有些电路运行环境很难估量，在设计完

7、成之后，在现实环境中仍需要更进一步地试验验证，而有些试验地成本很高或者风险性很大（如飞机试飞时发动机地运行情形），人们不行能重复作试验来判定所设计产品地可行性和稳固性.此时，可以利用任意波形发生器地信号仍原功能.在做一些高耗费、高风险试验时，可以通过数字示波器把实际中用到地实际波形记录下来，再通过运算机接口下载到任意波形发生器，通过欢迎下载精品学习资源任意波形发生器仍原试验中地实际波形并加到设计电路中，做进一步地试验验证工作.1.3 国内外进出现状接受可变时钟和计数器寻址波形储备器地任意波形发生器在一段时期内曾得到广泛地应用，其取样时钟频率较高且可调剂，但其对硬件要求比较高，需要高性能地锁相环

8、和截止频率可调地低通滤波器（或者多个低通滤波器），且频率辨论率低，频率切换速度较 慢，已经逐步退出市场.目前市场上地任意波形发生器主要接受直接数字合成（DirectDigitalSynthesuzer， DDS ）技术，这种波形发生器不仅可以产生可变频地载频信号、各种调制信号，同时仍能和运算机协作产生用户自定义地有限带宽地任意信号，可以为多种领域地测试供应宽带宽、高辨论率地测试信号1.任意波形发生器进展到今日，从产品结构形式来划分，主要包含三种：（ 1）独立仪器结构形式独立仪器结构形式是把任意波形发生器设计成单台仪器地势式，其优点是精度高， 可独立工作 .（ 2）PC 总线式PC（Person

9、al Computer）总线式是将任意波形发生器板卡直接插在PC 机地总线扩展槽或通过外部接口连接到PC 总线上，利用 PC 机来把握任意波形发生器地工作状态，其优点是可以充分利用PC 机地软硬件资源，在波形数据处理、波形参数修改方面，运算机有明显地优势 .（ 3）VXI模块式VXI 模块是一种新型地模块化仪器，它必需插在VXI总线机箱上才能使用，VXI 总线机箱通过 GPIB 或者 RS-232C 等接口与运算机相连， VXI模块仪器对组成自动测试系统特 别有用，各个公司地VXI 卡式仪器模块可以自由组合使用.从进展状况来看，国外任意波形发生器地研制及生产技术已经较为成熟.以安捷伦（ Agi

10、lent ）和泰克（ Tektronix ）为代表地国际电子测量仪器公司在此领域进行了卓有成效地争论和开发，其产品无论在技术上仍是市场占有率方面在国际上都享有盛誉，但其价格也是相当昂贵，高端型号每台价格都在几万美金左右，低端地也要几万人民币.Tektronix公司地独立结构任意波形发生器AFG3000 系列功能完善，人机界面友好，操作便利，可以以多种方式连接到PC 机上，其最高采样率能达到2GS/s，输出信号最高频率为240MHz ，任意波频率 50MHz ，并配备地强大地波形编辑软件ArbExpress ，用户可以方面地创建和编辑自己地波形 .Agilent 公司地 PXI 模块任意波形发生

11、器采样率已经能达到1.25GS/s，最高输出频率 500MHz. 我国研制任意波形发生器是从上世纪90 岁月开头地，近年来有一批本土厂商奋起直追，并取得了可喜地成果.例如南京盛普科技电子有限公司地SPF120 型信号发生器欢迎下载精品学习资源地主波输出频率达到了120MHz ，任意波最高频率为100KHz ；北京普源精电科技有限公司（RIGOL ）生产地 DG1000/2000/3000 系列任意波形发生器，在性能上已经大略相当于国外中低端产品 .以 FPGA 自身资源为基础，制作一个简易综合电子试验仪，具有信号源、测量外表等功能 .第2章波形发生器地基本理论2.1 FPGA 简介欢迎下载精品

12、学习资源FPGA 由可编程规律单元阵列、布线资源和可编程地IO 单元阵列构成，一个FPGA包含丰富地规律门、寄存器和I O 资源 .一片 FPGA 芯片就可以实现数百片甚至更多个标准数字集成电路所实现地系统.FPGA 地结构灵敏，其规律单元、可编程内部连线和I O 单元都可以由用户编程，可以实现任何规律功能，中意各种设计需求.其速度快，功耗低，通用性强，特别适用于复杂系统地设计 .使用 FPGA 仍可以实现动态配置、在线系统重构（可以在系统运行地不同时刻，按需要转变电路地功能，使系统具备多种空间相关或时间相关地任务）及硬件软化、软件硬化等功能 .鉴于高频疲乏试验机把握器把握规模比较大，功能复杂

13、，故我们在研制过程中，在传统试验机把握器地基础上，通过FPGA 技术及微机技术两者地结合，来全面提升把握器系统地性能，使整机地工作效率、把握精度和电气系统牢靠性得到了提高，且操作便利而又不乏技术地先进性 .2.2 Verilog 语言简介2.2.1 Verilog 语言概述Verilog HDL是一种硬件描述语言 hardware description language ，为了制作数字电路而用来描述 ASICs 和 FPGA 地设计之用 2.Verilog HDL可以用来进行各种层次地规律设计， 也可以进行数字系统地规律综合，仿真验证和时序分析，Verilog HDL 进行设计最大地优点是其

14、工艺无关性这使得工程师在功能设计，规律验证阶段可以不必过多考虑门级及工艺实现地具体细节，只需依据系统设计地要求施加不同地约束条件，即可设计出实际电路Verilog 是由 en:Gateway Design Automation 公司于大约 1984 年开头进展 .Gateway Design Automation 公司后来被 Cadence Design Systems于 1990 年所购并 .现在 Cadence 对于Gateway 公司地 Verilog 和 Verilog-XL模拟器拥有全部地财产权.2.2.2 VerilogHDL基本结构（ 1）基本规律门，例如and 、or 和 na

15、nd 等都内置在语言中.（ 2） 用户定义原语（UDP ）创建地灵敏性 .用户定义地原语既可以是组合规律原语，也可以是时序规律原语.（ 3）开关级基本结构模型，例如pmos 和 nmos 等也被内置在语言中 .（ 4）供应显式语言结构指定设计中地端口到端口地时延及路径时延和设计地时序检查.欢迎下载精品学习资源（ 5） 可接受三种不同方式或混合方式对设计建模 .这些方式包括： 行为描述方式 使用过程化结构建模；数据流方式 使用连续赋值语句方式建模；结构化方式 使用门和模块实例语句描述建模 .* Verilog HDL 中有两类数据类型：线网数据类型和寄存器数据类型 .线网类型表 示构件间地物理连

16、线，而寄存器类型表示抽象地数据储备元件 .* 能够描述层次设计，可使用模块实例结构描述任何层次.* 设计地规模可以是任意地；语言不对设计地规模（大小）施加任何限制 . * Verilog HDL 不再是某些公司地专有语言而是 IEEE 标准 .* 人和机器都可阅读Verilog 语言，因此它可作为EDA 地工具和设计者之间地交互语言.* Verilog HDL语言地描述才能能够通过使用编程语言接口（PLI ）机制进一步扩展 .PLI 是答应外部函数拜望Verilog 模块内信息、答应设计者与模拟器交互地例程集合 .* 设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级（RTL ）到算法

17、级，包括进程和队列级.* 能够使用内置开关级原语在开关级对设计完整建模.* 同一语言可用于生成模拟勉励和指定测试地验证约束条件，例如输入值地指定.* Verilog HDL能够监控模拟验证地执行，即模拟验证执行过程中设计地值能够被监控和显示 .这些值也能够用于与期望值比较，在不匹配地情形下，打印报告消息.* 在行为级描述中，Verilog HDL不仅能够在 RTL 级上进行设计描述，而且能够在体系结构级描述及其算法级行为上进行设计描述.* 能够使用门和模块实例化语句在结构级进行结构描述.* Verilog HDL地混合方式建模才能，即在一个设计中每个模块均可以在不同设计层次上建模 .* Ver

18、ilog HDL仍具有内置规律函数，例如& （按位与）和 |（按位或） .欢迎下载精品学习资源* 对高级编程语言结构，例如条件语句、情形语句和循环语句，语言中都可以使用.* 可以显式地对并发和定时进行建模.* 供应强有力地文件读写才能.* 语言在特定情形下是非确定性地，即在不同地模拟器上模型可以产生不同地结果； 例如，大事队列上地大事次序在标准中没有定义.2.3 QuarrtusII 概述Quartus II 是 Altera 公司地综合性PLD 开发软件，支持原理图、VHDL 、VerilogHDL以及 AHDL （ Altera Hardware Description Language

19、）等多种设计输入形式，内嵌自有地综合器以及仿真器，可以完成从设计输入到硬件配置地完整PLD 设计流程 4.Quartus II 可以在 XP 、Linux 以及 Unix 上使用，除了可以使用Tcl 脚本完成设计流程外，供应了完善地用户图形界面设计方式用等特点 .具有运行速度快，界面统一，功能集中，易学易Quartus II 支持 Altera 地 IP 核，包含了 LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟地模块，简化了设计地复杂性、加快了设计速度支持也使用户可以在设计流程地各个阶段使用熟识地第三方.对第三方 EDA 工具地良好EDA 工具.此外， Quartus

20、II 通过和 DSP Builder 工具与 Matlab/Simulink相结合，可以便利地实现各种 DSP 应用系统；支持 Altera 地片上可编程系统（ SOPC）开发，集系统级设计、嵌入式软件开发、可编程规律设计于一体，是一种综合性地开发平台.欢迎下载精品学习资源图 1： QuarrtusII 图标图 2:Quarrtus 界面第 3 章 方案设计3.1 系统介绍任 意 波 形 发生 器 地 实 现 采 用 模 块 设 计 ， 这 样 很好 地 利 用 了 QuartusII软 件 中 地LPM_ROM 模块，能够达到最优设计；频率计地功能完全接受HDL 语言描述，最终地顶层文件接受

21、模块设计来完成.最终地顶层文件如下图所示：图 3.1 顶层文件模块图要 实现 地 功 能 ： 可 产 生 正 弦 波 （ sina_wave ） 、 锯 齿 波 （ swat_wave ） 、 矩 形 波欢迎下载精品学习资源（ squr_wave）、三角波（ trig_wave ）四种信号，能够实现信号地转换（select）并且频率可调 .主要由三部分组成：地址指针把握模块，四种波形数据储备模块，D/A 转换模块 .前面2 个模块在 FPGA 中实现， D/A 转换通过外围电路实现.该部分地实现框图如下：图 3.2 外围电路实现3.2 波形发生器各个模块设计3.2.1 Wave_gen 模块图

22、 3.3 Wave_gen 模块图Wave_gen 模块各引脚说明： INCLK ：输入地待测信号. SELECT1.0 ：波形选择输入 .欢迎下载精品学习资源FREQ3.0 ：把握输出波形地频率 . ADDRESS8.0 ：输出地址指针 .3.2.2 波形数据储备 ROM 模块图 3.4 波形数据储备 ROM 模块波形数据储备 ROM 模块个引脚说明：Clock ：输入时钟信号 . Address8.0 ：输入地址指针 . Q7.0 ：输出信号 .欢迎下载精品学习资源第 4 章 波形发生器软件仿真4.1 设计平台及仿真工具我们选择 QuarrtusII9.0 作为波形发生器仿真工具，结合Ve

23、rilog 硬件描述语言，该模块地功能接受 Verilog HDL来描述，程序 Wave_gen.v 请见附件 .程序实现地 主要功能是：依据不同地波形选择（ select1:0） ,来转变送入ROM 中地地址指针 address. 四种波形一个周期地数据各占不同地16B ， 每次波形转变使 address 指向各段 数据首地址 .编译正确后将其创建为 Wave_gen.bsf 模块（见顶层文件中所示），然后采用图形编辑方式，完成波形发生器这部分电路地设计.4.2 仿真过程第一，我们需要在QuarrtusII9.0 建立一个工程文件名为wave_gen,如图：欢迎下载精品学习资源图 4.1 建

24、立工程文件其次，我们需要在File/New/VerilogHDLfile, 文件名为 Wave_gen.v,储存在当前工程里， 如图：图 4.2Wave_gen.v然后在 Processing/start comlication 进行调试与仿真结果如图：欢迎下载精品学习资源图 4.3 仿真结果产生正弦波（ sina_wave）时送到 DAC0832 地数据：产生锯齿波（ swat_wave）时送到 DAC0832 地数据：产生矩形波（ squr_wave）时送到 DAC0832 地数据：产生三角波（ trig_wave ）时送到 DAC0832 地数据：欢迎下载精品学习资源由 仿 真 结 果

25、可 知 ， 改 变 select1:0 地 值 ， 能 够 正 确 地 将对 应 地 波 形 数 据 送 到DAC0832 ，从而完成了整体设计结论在争论地过程中，通过学习和参阅过内外相关地文献，并从网络上猎取最新地硬件开发指南和芯片开发手册，同时不断向身边地老师请教和学习，通过系统地学习和实际工作地锤炼，积存了必要地基础学问，培养了实际地开发技能.通过本设计工作，基本把握了Quartus II 地使用技术，进一步加深了对数字信号处理技术地懂得，提高了使用可编程规律器件设计数字系统地才能和软件编程地才能，为将来从事科研工作打下了良好地基础.欢迎下载精品学习资源参考文献1 黄晓翰 .基于 FPG

26、A 地多功能波形发生器地设计.电信科学 .2021 年 09 期2 王金明 .Verilog HDL程序设计教程 .北京.人民邮电出版社，20043 王文华 . 基于 DDS 技术地任意波形发生器争论.浙江高校 , 2002 .4 Altera 公司 .Quartus II . 简易用户使用入门指南5 王金明 .数字系统设计与 Verilog HDL教程 .其次版， 2005附录Wave_gen.v 程序如下：module Wave_genaddress,inclk,select,freq ；欢迎下载精品学习资源output8:0address； /输出把握 ROM 地地址inputinclk

27、 ； /系统始终，时间应当保证D/A 能转换完毕input1:0select； / 波形选择，具体值代表地波形见下面定义input3:0freq； /把握输出波形地频率reg7:0Qout；reg8:0address；reg7:0k,m；parametersina_wave=2b00,swat_wave=2b01, squr_wave=2b10,trig_wave=2b11 ；always posedge inclk begin欢迎下载精品学习资源caseselectsina_wave:beginaddress=address+1；ifselect=1 address=128 ；ifselec

28、t=2 address=256 ；ifselect=3 address=127 address=0 ；elseend欢迎下载精品学习资源elsebegin k=127/freq ；m=maddress=0；elseaddress=address+freq；欢迎下载精品学习资源欢迎下载精品学习资源swat_wave:beginendendifselect=0 address=0 ；ifselect=2 address=256 ；ifselect=3 address=384 ；ifaddress128 address=255 address=128 ；欢迎下载精品学习资源address=addre

29、ss+1；elseelse endbegin k=127/freq ；m=m+128address=128；欢迎下载精品学习资源elseaddress=address+freq；欢迎下载精品学习资源squr_wave:beginendendend欢迎下载精品学习资源ifselect=0 address=0 ；ifselect=1 address=128 ；ifselect=3 address=384 ；ifaddress256 address=256；elsebegin欢迎下载精品学习资源address=383 address=256 ；elseend欢迎下载精品学习资源elsebegin k

30、=127/freq ；m=m+256address=256；欢迎下载精品学习资源elseaddress=address+freq；欢迎下载精品学习资源trig_wave:beginendendend欢迎下载精品学习资源ifselect=1 address=128 ；ifselect=2 address=256 ；ifselect=3 address=384 ；欢迎下载精品学习资源ifaddress384 address=384；elsebegin欢迎下载精品学习资源address=511 address=384；elseend欢迎下载精品学习资源elsebegin k=127/freq ；m=m+384address=384；欢迎下载精品学习资源elseaddress=address+freq；欢迎下载精品学习资源endendcaseendendend欢迎下载精品学习资源endmodule欢迎下载