2022年eda课程设计数字秒表40有扩展41.docx

《2022年eda课程设计数字秒表40有扩展41.docx》由会员分享，可在线阅读，更多相关《2022年eda课程设计数字秒表40有扩展41.docx（27页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品学习资源Xxxxxxxx大 学课 程 设 计课程硬件课程设计题目电子秒表设计院系运算机与信息技术学院专业班级运算机科学与技术 11-1 班同学姓名同学学号指导老师2021 年 7 月 12 日欢迎下载精品学习资源欢迎下载精品学习资源东北石油高校课程设计任务书课程硬件课程设计题目电子秒表设计专业姓名学号主要内容、基本要求等一、主要内容：利用 KX_DN教案试验箱、微机和Quartus 软件系统，使用VHDL 语言输入方法设计数字秒表.它主要由显示译码器、分频器、十进制计数器、报警器和计数器组成.秒共有 6 个输出显示，分别为百分之一秒、特殊之一秒、秒、十秒、分、特殊，所以共有6 个计数器与之

2、相对应，6 个计数器地输出全都为BCD 码输出，这样便于同显示译码器地连接.要求可以利用层次设计方法和VHDL 语言，完成硬件设计设计和仿真 .最终在 KX_DN 教案试验箱中实现 .二、基本要求：1. 四个 10 进制计数器：用来分别对百分之一秒、特殊之一秒、秒和分进行计数；2. 两个 6 进制计数器：用来分别对十秒和特殊进行计数；3. 显示译码器：完成对显示地把握；4. 能任意启动和归零 .三、扩展要求1. 任凭停止及启动2. 可以多次记录数据并且可以读出各次对数据依据规范写出论文，要求字数在4000 字以上，并进行答辩 .论文内容包括概述（学习、调研、分析、设计地内容摘要）、EDA 技术

3、地现状和进展趋势、对KX_DN 教案试验箱和Quartus 软件地把握程度、数字钟地设计过程（包括原理图或程序设计、编译、仿真分析、硬件测试地全过程），论文中含有原理图、程序、仿真波形图及其分析报告.完成期限第 19 20 周指导老师专业负责人2021 年 6 月 25 日欢迎下载精品学习资源摘 要EDA 技术是在电子CAD 技术基础上进展起来地运算机软件系统，是指以运算机为工作平台，融合了应用电子技术、运算机技术、信息处理及智能化技术地最新成果，进行电子产品地自动设计.本文通过硬件语言VHDL地描述，完成可以记录两次地秒表地设计和实现，先设计秒表地各个底层模块，运用底层各个模块产生地进位将各

4、个模块连接起来实现一个一般秒表.然后再将两个一般秒表用选择电路连接在一起，完成可以记录两次地秒表.本次设计地目地就是在把握EDA 初步使用地基础上，运用VHDL语言对数字秒表进行设计，将理论和实践相结合，提高与运算机硬件有关设计才能，提高分析、解决运算机技术实际问题地才能.通过课程设计深化懂得运算机结构与把握实现地技术，达到课程设计地目标 .关键词：电子秒表；电子设计自动化；硬件描述语言；Quartus欢迎下载精品学习资源目 录第 1 章 概 述 .01.1EDA 地概念 .0.1.2硬件描述语言 VHDL .2.1.3QUARTUS II 概述 .4.第 2 章 试验原理 .6第 3 章 电

5、子秒表设计 .73.1 分频电路设计 .7.3.2 10 位计数器设计 .8.3.3 6 位计数器设计 .1.0.3.4 电子秒表设计 .1.1.3.5 扩展功能 .1.3.3.6 电子秒表下载实现 .1.6.结 论 .18参考文献 .19欢迎下载精品学习资源第 1 章 概 述1.1 EDA 地概念EDA技术是在20 世纪60 岁月中期从运算机帮忙设计（CAD ）、运算机帮忙制造（ CAM ）、运算机帮忙测试（CAT ）和运算机帮忙工程（CAE ）地概念进展而来地.EDA是电子设计自动化 Electronic Design Automation 地缩写 .EDA 技术就是以运算机为工具，设计者

6、在EDA 软件平台上，用硬件描述语言HDL 完成设计文件，然后由运算机自动地完成规律编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片地适配编译、规律映射和编程下载等工作.EDA技术地显现，极大地提高了电路设计地效率和可操作性，减轻了设计者地劳动强度.EDA 是电子技术设计自动化，也就是能够帮忙人们设计电子电路或系统地软件工具.该工具可以在电子产品地各个设计阶段发挥作用，使设计更复杂地电路和系统成为可能.在原理图设计阶段，可以使用EDA 中地仿真工具论证设计地正确性；在芯片设计阶段，可以使用EDA中地芯片设计工具设计制作芯片地版图；在电路板设计阶段，可以使用EDA中电路板设计

7、工具设计多层电路板.特殊是支持硬件描述语言地EDA工具地显现，使复杂数字系统设 计自动化成为可能，只要用硬件描述语言将数字系统地行为描述正确，就可以进行该数字系统地芯片设计与制造 .21 世纪将是 EDA 技术地高速进展期， EDA 技术将是对 21 世纪产生重大影响地十大技术之一.利用 EDA 工具，电子设计师可以从概念、算法、协议等开头设计电子系统，大量工作可以通过运算机完成，并可以将电子产品从电路设计、性能分析到设计出IC 版图或 PCB 版图地整个过程地运算机上自动处理完成.硬件描述语言 : 硬件描述语言 HDL 是一种用于进行电子系统硬件设计地运算机高级语言，它接受软件地设计方法来描

8、述电子系统地规律功能、电路结构和连接形式. 常用硬件描述语言有 HDL 、Verilog 和 VHDL 语言.1.1.1 EDA 技术及应用现在对 EDA地概念或范畴用得很宽.包括在机械、电子、通信、航空航天、化工、矿 产、生物、医学、军事等各个领域，都有EDA 地应用 .目前 EDA 技术已在各大公司、企事业欢迎下载精品学习资源单位和科研教案部门广泛使用.例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA 技术.在教案方面：几乎全部理工科地高校都开设了EDA 课程 .主要是让同学明白EDA 地基本原理和基本概念、硬件描述系统规律地方法、使用EDA工具进行电子电路

9、课程地模拟仿真 试验并在作毕业设计时从事简洁电子系统地设计，为今后工作打下基础.在科研方面：主要利用电路仿真工具进行电路设计与仿真；利用虚拟仪器进行产品调试；将FPGA 器件地开发应用到仪器设备中 .在产品设计与制造方面：从高性能地微处理器、数字信号处理器始终到彩电、音响和电子玩具电路等，EDA技术不单是应用于前期地运算机模拟仿真、产品调试，而且也在后期地制作、电子设备地研制与生产、电路板地焊接、器件地制作过程等有重要作用.1.1.2 EDA 技术进展趋势过去地几年里，可编程器件市场地增长主要来自大容量地可编程规律器件CPLD和FPGA ，其将来地进展趋势如下：（ 1）向高密度、高速度、宽频带

10、方向进展设计方法和设计效率地飞跃，带来了器件地巨大需求，这种需求又促使器件生产工艺地不断进步，而每次工艺地改进，可编程规律器件地规模都将有很大扩展.（ 2）向在系统可编程方向进展接受在系统可编程技术，可以像对待软件那样通过编程来配置系统内硬件地功能，从而在电子系统中引入 “软硬件 ”地全新概念 .它不仅使电子系统地设计和产品性能地改进和扩充变得特殊简便，仍使新一代电子系统具有极强地灵敏性和适应性，为许多复杂信号地处理和信息加工地实现供应了新地思路和方法.（ 3）向可推测延时方向进展为了适应将来复杂高速电子系统地要求，可编程规律器件地高速可推测延时是特殊必要地.（ 4）向混合可编程技术方向进展已

11、有多家公司开展了这方面地争论，并且推出了各自地模拟与数字混合型地可编程器 件，信任在将来几年里，模拟电路及数模混合电路可编程技术将得到更大地进展.（ 5）向低电压、低功耗方面进展欢迎下载精品学习资源集成技术地飞速进展，工艺水平地不断提高，节能潮流在全世界地兴起，也为半导体工业提出了向降低工作电压、降低功耗地方向进展.1.1.3 开发工具地进展趋势（ 1）具有混合信号处理才能由于数字电路和模拟电路地不同特性，模拟集成电路EDA工具地进展远远落后于数字电路 EDA 开发工具 .（ 2）高效地仿真工具一方面是要建立合理地仿真算法；另一方面是要更好地解决系统级仿真中，系统模型地建模和电路级仿真中电路模

12、型地建模技术.（ 3）理想地规律综合、优化工具规律综合、优化工具就是要把设计者地算法完整高效地生成电路网表.1.1.4 系统描述方式地进展趋势（ 1）描述方式简便化图形化地描述方式具有简洁直观、简洁把握地优点，是将来主要地进展趋势.（ 2）描述方式高效化和统一化随着 EDA 技术地不断成熟，软件和硬件地概念将日益模糊，使用单一地高级语言直接设计整个系统将是一个统一化地进展趋势 .随着科技地进步，电子产品地更新日新月异， EDA 技术作为电子产品开发研制地源动力，已成为现代电子设计地核心 .特殊是 EDA 技术在我国尚未普及，把握和普及这一全新地技术，将对我国电子技术地进展具有深远地意义 .1.

13、2 硬件描述语言 VHDL1.2.1 VHDL地简介VHDL语言是一种用于电路设计地高级语言.它在 80 岁月地后期显现 .最初是由美国国防部开发出来供美军用来提高设计地牢靠性和缩减开发周期地一种使用范畴较小地设计语言. 但是，由于它在确定程度上中意了当时地设计需求，于是他在1987 年成为 A I/IEEE 地标准（ IEEE STD 1076-1987） .1993 年更进一步修订，变得更加完备，成为A I/IEEE 地 A I/IEEE STD 1076-1993 标准 .目前，大多数地CAD 厂商出品地 EDA 软件都兼容了这种标准 .自 IEEE欢迎下载精品学习资源公布了VHDL地标

14、准版本， IEEE-1076 （简称 87 版之后，各 EDA公司相继推出了自己地VHDL设计环境，或宣布自己地设计工具可以和VHDL接口 .此后 VHDL在电子设计领域得到了广泛地接受，并逐步取代了原有地非标准地硬件描述语言.1993 年， IEEE 对 VHDL进行了修订，从更高地抽象层次和系统描述才能上扩展VHDL 地内容，公布了新版本地VHDL ， 即 IEEE 标准地 1076-1993 版本，（简称 93 版） .现在， VHDL和 Verilog 作为 IEEE 地工业标准硬件描述语言，又得到众多EDA公司地支持，在电子工程领域，已成为事实上地通用硬件描述语言 .有专家认为，在新

15、地世纪中，VHDL于 Verilog 语言将承担起大部分地数字系统设计任务 .1.2.2 VHDL语言地特点VHDL地程序结构特点是将一项工程设计，关于用VHDL和原理图输入进行CPLD/FPGA设计地粗略比较：在设计中，假如接受原理图输入地设计方式是比较直观地. 你要设计地是什么，你就直接从库中调出来用就行了. 这样比较符合人们地习惯. 在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他地设计就可以直接调用这个实体. 这种将设计实体分成内外部分地概念是VHDL系统设计地基本点. 应用 VHDL进行工程设计地优点是多方面地.（ 1）与其他地硬件描述语言相比，VHDL具有更强地行为描述

16、才能，从而准备了成为系统设计领域正确地硬件描述语言. 强大地行为描述才能是躲开具体地器件结构，从规律行为上描述和设计大规模电子系统地重要保证.（ 2） VHDL丰富地仿真语句和库函数，使得在任何大系统地设计早期就能查验设计系统地功能可行性，随时可对设计进行仿真模拟.（ 3） VHDL语句地行为描述才能和程序结构准备了他具有支持大规模设计地分解和已有设计地再利用功能 . 符合市场需求地大规模系统高效，高速地完成必需有多人甚至多个代发组共同并行工作才能实现 .（ 4）对于用 VHDL完成地一个确定地设计，可以利用EDA工具进行规律综合和优化，并自动地把 VHDL描述设计转变成门级网表.（ 5） V

17、HDL对设计地描述具有相对独立性，设计者可以不懂硬件地结构，也不必治理最终设计实现地目标器件是什么，而进行独立地设计.1.2.3 VHDL地设计流程欢迎下载精品学习资源它主要包括以下几个步骤：1. 文本编辑：用任何文本编辑器都可以进行，也可以用专用地HDL编辑环境 .通常 VHDL文件储存为.vhd 文件， Verilog 文件储存为 .v 文件2. 功能仿真：将文件调入HDL仿真软件进行功能仿真，检查规律功能是否正确（也叫前仿真，对简洁地设计可以跳过这一步，只在布线完成以后，进行时序仿真）3. 规律综合：将源文件调入规律综合软件进行综合，即把语言综合成最简地布尔表达式.规律综合软件会生成 .

18、edf 或.edif 地 EDA 工业标准文件 .4. 布局布线：将.edf 文件调入PLD 厂家供应地软件中进行布线，即把设计好地规律安放CPLD/FPGA内.5. 时序仿真：需要利用在布局布线中获得地精确参数，用仿真软件验证电路地时序.（也叫后仿真） 通常以上过程可以都在CPLD/FPGA 厂家供应地开发工具 .1.3 Quartus II概述Quartus II 是 Altera 公司地综合性 PLD 开发软件，支持原理图、VHDL 、 VerilogHDL以及 AHDL （ AlteraHardware Description Language）等多种设计输入形式，内嵌自有地综合器以及

19、仿真器，可以完成从设计输入到硬件配置地完整PLD 设计流程 .Quartus II 可以在XP、 Linux以及 Unix 上使用，除了可以使用Tcl 脚本完成设计流程外，供应了完善地用户图形界面设计方式.具有运行速度快，界面统一，功能集中，易学易用 等特点 .欢迎下载精品学习资源Quartus II 支持 Altera 地 IP 核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟地模块，简化了设计地复杂性、加快了设计速度.对第三方 EDA 工具地良好支持也使用户可以在设计流程地各个阶段使用熟识地第三方EDA 工具 .此外， Quartus II 通过和 DSP B

20、uilder 工具与 Matlab/Simulink相结合，可以便利地实现各种 DSP 应用系统；支持Altera 地片上可编程系统（ SOPC）开发，集系统级设计、嵌入式软件开发、可编程规律设计于一体，是一种综合性地开发平台.Maxplus II 作为 Altera 地上一代 PLD 设计软件，由于其杰出地易用性而得到了广泛地应用.目前 Altera 已经停止了对 Maxplus II 地更新支持， Quartus II 与之相比不仅仅是支持器件类型地丰富和图形界面地转变 .Altera 在 Quartus II 中包含了许多诸如 SignalTap II 、Chip Editor 和 RT

21、L Viewer 地设计帮忙工具，集成了 SOPC 和 HardCopy 设计流程，并且继承了 Maxplus II 友好地图形界面及简便地使用方法 .Altera Quartus II 作为一种可编程规律地设计环境, 由于其强大地设计才能和直观易用地接口，越来越受到数字系统设计者地欢迎 .1.3.1 软件地启动方式方法一、直接双击桌面上地图标，可以打开Quartus II 7.2 软件；方法二、执行：【开头】 【程序】 【 Altera 】 【 Quartus II 7.2】 【Quartus IITalkBack Install 】菜单命令，可以打开软件.启动软件后，如你地电脑没有连接到I

22、nternet 互联网，会显现如下图所示地提示，提示你没有连接到 Altera 地官方网站，将无法获得更新地资源.点击确定连续，由于这不影响软件地正常使用 .7.2欢迎下载精品学习资源图 1-1 打开页面第 2 章 试验原理依据试验对要求本次地设计是运用VHDL 语言在 Quartus II 7.2 TalkBack Install 环境下设计并运行一个电子秒表.该秒表可以精确到百分之一秒并且记录对范畴是00 分 00 秒 00 毫秒59 分 59 秒 99 毫秒.在设计地过程中需要运用分层地结构进行，运用例化语句在顶层实体中队各个部件进行例化，使之达到电子秒表地要求.在设计时运用 10 进制

23、计数器和 6 进制计数器对秒表地各个位置进行计数和显示，在百分之一秒和特殊之一秒对位置各用一个带进位对10 进制计数器来对其计数和显示.秒和分位置置也运用一个带进位地10 进制计数器对其进行计数，十秒位置置着需要一个带进位地6 进制计数器对其进行计数，而特殊位置置需要一个不带进位对6 进制计数器对其进行计数.将前一个位置地进位接到下一个位置地时钟信号以完成各个位置计数情形和前面位置计数情形地链接.完成位置之间地链接在顶层实体地例化语句中完成.本系统设计接受自顶向下地设计方案，系统地整体组装设计原理图如图2-1 所示，它主要由把握模块、时基分频模块，计时模块和显示模块四部分组成.各模块分别完成计

24、时过程地控欢迎下载精品学习资源数字秒表计时把握电路计时电路显示电路把握状态机时基分频电路计数器十制计数器六进制计数器制功能、计时功能与显示功能.图 2-1 系统设计原理框图第 3 章 电子秒表设计依据试验内容和试验原理，写出各个电路地VHDL语言，并且对各个电路进行仿真，并依据时序仿真图观看设计地电路是否正确.各个电路设计完成之后依据试验内容和试验对扩展地要求设计出合适对顶层实体其中包括可以多次记录地秒表需要地硬件电路地VHDL语言顶层实体描述 .3.1 分频电路设计 将输入地时钟信号频率转变为我们需要地时钟频率libraby ieee ；use ieee.std_logic_1164.all

25、；use ieee.std_logic_unsigned.all ；entity counter isportclk: in std_logic； 输入地时钟信号 5MHz co: buffer std_logic ； 输出地时钟信号 100Hzend counter；architecture bhv of counter is欢迎下载精品学习资源图 3-1 分频电路地时序仿真图beginprocessclkvariable coutinterger:=0 ；beginif clkevent and clk=1 then cout:=cout+1 ；if cout=25000 then co=

26、0 ；elsif cout50000 then co 0 ；elsif clk10event and clk10=1 then if en10=1 thenif cqi 0 ；end if ；end if ；end if ；if cqi=9 then cout10=1 ；else cout10=0 ；end if ；cq10 0 ；elsif clk6event and clk6=1 then if en6=1 thenif cqi 0 ；end if ；end if ；end if ；if cqi=5 then cout6=1 ；else cout6=0；end if ；cq6clkk,co

27、=clk1； 例化语句u2:cnt10portmapclk10=clk1,rst10=rstt,en10=enn,cq10=sett3downto0,cout10=clk2；u3:cnt10portmapclk10=clk2,rst10=rstt,en10=enn,cq10=sett7downto 4,cout10=clk3 ；u4:cnt10portmapclk10=clk3,rst10=rstt,en10=enn,cq10=sett11downto 8,cout10=clk4 ；u5: cnt6 port mapclk6=clk4,rst6=rstt,en6=enn,cq6=sett15

28、downto 12,cout6=clk5；u6:cnt10portmapclk10=clk5,rst10=rstt,en10=enn,cq10=sett19downto16,cout10=clk6；u7:cnt6 port mapclk6=clk6,rst6=rstt,en6=enn,cq6=sett23 downto 20；set=sett；end architecture one；欢迎下载精品学习资源图 3-7 电子秒表 RTL 图图 3-8 电子秒表时序仿真图3.5 试验扩展依据试验地内容可以适当地添加一些有实际作用和可行性地功能，如可以记录并显示多个数据 .依据扩展地内容设计相应地电路

29、和模块来完成扩展地内容. 比如记录和显示多个数据，可以用多个秒表进行计数，在秒表电路地后面可以添加一个选择电路，运用选择电路选择需要输出地那个秒表地数值.3.5.1 选择电路设计欢迎下载精品学习资源 依据输入地 rea 信号，在显示器上显示出不同秒表记录地数值. library ieee ；use ieee.std_logic_1164.all；entity choose isport lk: in std_logic ； 把握信号s1: in std_logic_vector23 downto 0 ； 秒表一地数据s2: in std_logic_vector23 downto 0 ； 秒表

30、二地数据o : out std_logic_vector23 downto 0 ； 输出地数据end entity；architecture one of choose is beginprocesslk beginif lk=1 then o=s1 ；else oclk1,enn=enn1,rstt=rst1,set=a ；u3: clock port map clkk=clk1,enn=enn2,rstt=rst1,set=c ；u5: choose port map lk=rea, s1=a,s2=c,o=set1 ；end architecture one；图 3-10 可多次记录秒表 RTL 图欢迎下载精品学习资源