2022年DSP的语音录播器设计方案doc.docx

《2022年DSP的语音录播器设计方案doc.docx》由会员分享，可在线阅读，更多相关《2022年DSP的语音录播器设计方案doc.docx（28页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品学习资源齐 齐 哈 尔 大 学毕业设计（论文）通信与电子工程学院通信工程 084 班云永祯朱恒军题目 基于 DSP 的语音录播器设计学院专业班级同学姓名指导老师成绩欢迎下载精品学习资源摘 要DSP 理论和技术是目前电子技术和IT 领域中的基本工程理论与核心技术；实际上， DSP 技术已经深化到各个工业应用技术中，它已经成为21 世纪初各种新技术的共同基础；语音处理是数字信号处理最活跃的争辩方向之一，在IP 电话和多媒体通信中得到广泛应用；和其他类型的处理器相比，DSP 具有速度快、运算才能强等优点，使它在语音处理方面有显著优势；本文以 TI 公司的 TMS320C5402 芯片为核心构建最

2、小系统，在此基础上进行功能扩展，设计一个基于 DSP、语音编解码芯片和FLASH 的语音录音与回放系统，阐述了系统硬件设计原理和过程；并在CCS2.0 环境下编程，实现语音录音与回放功能；试验证明该系统具有电路连接简洁，编程简洁，整个系统具有较好的扩展才能和适应性；关键词： 数字信号处理器；语音编解码芯片；闪存；语音录音和回放AbstractAtpresent the DSP theory and technology are the basic project theory and core technologies in the electronic technology and IT d

3、omain .In fact, the DSP technology has already penetrated into each industrial application technology , and it has already becomethe common ground of all kinds of new technologies at the beginning of the 21st century.Speech processing is one of the most active research in digital signal processing,a

4、nd it is widely used in the IP telephony and multimedia communication.Compared with othertypes of processors, DSP has the advantages of high speed and strong computing capacityetc, and this makes it have a significant advantage in speech processing.This article take TI Corporations TMS320C5402 chip

5、as the core to construct the smallest system, expanding the function based on the foundation,designing a recording and playing speech system based on DS、P speech coding and decoding chip and Flash,In CCS2.0programming environment,the puper achieves the recording and playing function.The experiment r

6、esults show this system is simple in the circuit connection,and is easy in programming.The whole system has btter extended capability and applicability.Keywords：DSP；TLC320AD50 ；FLASH ；The Recording and Playing Speech System欢迎下载精品学习资源目 录摘 要Abstract第 1 章 绪论 01.1 引言 01.2 数字语音录放系统的进展 01.3 论文争辩的意义 11.4 论

7、文设计的内容 1第 2 章 TMS320C5402 DSP芯片的基本结构和特性22.1 TMS320C5402的基本结构 22.2 储备器介绍 32.3 TMS320C5402的总线结构 52.4 IEEE 1149.1标准的规律扫描电路 62.5 本章小结 6第 3 章 最小系统硬件设计 73.1 最小系统模块硬件总体框图 73.2 电源电路 73.3 复位电路 83.4 时钟电路 113.5 JTAG 仿真接口 123.6 本章小结 12第 4 章 语音录音与回放系统的硬件设计124.1 语音录音与回放系统的总体设计框图134.2 语音输入模块接口电路134.2.1 前置放大 134.2.

8、2 反混叠滤波 134.3 语音编解码芯片 TLC320AD50C模块 144.4 TMS320C5402与 TLC320AD50C硬件接口设计 174.5 McBSP基本原理 184.6 FLASH 模块的设计 204.7 语音输出模块设计 214.8 本章小结 22欢迎下载精品学习资源参考文献25欢迎下载精品学习资源第 1 章 绪论1.1 引言随着信息技术革命的深化和运算机技术的飞速进展，数字信号处理技术已经逐步 进展成为一门关键的技术学科；而DSP 芯片的显现就为数字信号处理算法的实现供应了可能；这一方面极大地促进了数字信号处理技术的进一步进展；另一方面，它也使数字信号处理的应用领域得到

9、了极大的拓展；在国外DSP 芯片已经被广泛地应用于当今技术革命的各个领域；在我国，DSP 技术也正以极快的速度被应用到科技和国民经济的各个领域；目前，在微电子技术进展的带动下， DSP 芯片的进展日新月异， DSP 的功能日益强大，性能价格比不断上升，开发手段不断改进； DSP 芯片已经完全走下了 “贵族 ”的圣坛；DSP 芯片已经在通信与电子系统、信号处理系统、自动把握、雷达、军事、航空航天、医疗、家用电器、电力系统等许多领域中得到了广泛的应用，而且新的应用领域在不断地被发掘；TI、AD 、AT&T 、Motorola 和 Lucent 等公司是 DSP 芯片的主要生产商；其中TI 公司的

10、TMS320 系列的 DSP 占据了全球 DSP 市场的 50%左右；该系列产品在我国同样被用户广泛使用，市场份额更高，超过90；鉴于多数 DSP 芯片和高速 A/D 、D/A 芯片工艺为贴片封装，对一般用户来说工厂制板成本较高、手工工艺难制板、成效差等困难，本系统设计了一套基于DSP 芯片的最小系统板，并扩展了A/D 、D/A 实现语音信号的采集和回放，制作语音处理平台；设计的核心芯片接受TI 公司的 TMS320VC5402 进行设计，其最高处理速度能达到100MIPS每秒执行 100 百万条指令 ，性能优越、性价比高，适合大多数用户和教案科研；1.2 数字语音录放系统的进展数字语音录放是

11、指利用数字技术对语音信号进行采集、处理、并且在确定储备设备中进行储备，并可在需要时进行输出的过程；相对于模拟设备来说，数字设备简洁于集成、小型化、成本低，同时更为稳固，且操作更为直接、便利，使得数字语音录放系统目前在各种领域中都得到了广泛的应用；例如监控环境中使用的语音采集系 统；再如家庭或学校中使用的语音复读机等，都可看作是数字语音录放系统的典型应用；然而目前一般的数字语音录放系统中，对语音学问进行简洁的采集、储备和播欢迎下载精品学习资源放；虽然可以较大程度上保证语音的保真度，但过多的语音数据会造成对大量储备设备的需求；对于大型系统，可通过接受大容量的硬盘、甚至大规模的磁盘阵列来解 决；但是

12、对于小型的设备，例如便携式的语音复读机，由于容量有限，就不能接受同样的方法；近年来，语音信号处理技术争辩的突飞猛进，为数字语音录放系统供应了新的进展空间；对语音的采集、处理从以前简洁的波形编码转变为进行参数编码、压缩，从而大大削减了储备数据；举例来说，原始语音一般都是接受8KHz 抽样， 16bits 的线性PCM 编码进行采集，在一般的系统中就直接将采集后的数据进行储备；而假如接受参数编码对采集后的数据进行压缩，储备量就可以大大削减，当需要复原语音时，可利用编码后的参数进行合成，可以得到质量令人中意的结果；1.3 论文争辩的意义随着数字信号处理算法在DSP 上的实现 ,基于 DSP 处理器的

13、语音处理也得到了更广泛的应用；语音信号具有随机性强、应用广泛和实时性要求高等特点；和较其他类型处理器相比， DSP 具有处理速度快、运算才能强的特点，使它在语音处理方面的应用优势显著；语音信号的处理包括信号采集、处理、传输、储备和回放等一系列过程；其中 ,语音信号的采集、传输和播放属于语音信号的把握,中意一般的标准操作即可；而语音信号的处理和储备与应用类型有很大的联系,不同的应用要求的处理和储备算法也不一样；语音信号的采集和回放是语音信号处理的基础,在基于 DSP 的语音处理系统中， DSP 通过把握 AD50 芯片采集和播放语音信号 ,再通过 DSP 实现各种语音处理算法；在 TI 各个系列

14、 DSP 芯片中,16 位的 C54x 因其指令简洁、接口连接便利而在语音处理系统中得到广泛应用；同时接受基于DSP 的语音录音和回放系统的意义在于闪速储备器（ FLASH ）是可快速擦写的非易失性储备器，它最大的特点是在不加电的情况下能长期保持储备的信息；此外，它仍具有不需要储备电容器、集成度更高、制造成本低于 DRAM 、使用便利、读写灵敏的特点；这也是本论文设计的亮点的；1.4 论文设计的内容本文第一设计一个 DSP 的最小系统，在最小系统的基础上加上Flash 模块、语音编解码芯片、语音输入模块、语音输出模块构成了基于DSP 的语音录音与回放系统；并在此硬件平台上，进行软件设计；在CC

15、S2.0 环境下编程，实现对语音录制和回放功能；第一，语音编解码芯片进行读操作，将采集到的语音信号存到Flash 中，即实现语音 录 音 功能 ； 然后 ， 对 语 音 编解 码 芯片 进行 写操 作 ， 实现 语 音 回 放功 能；欢迎下载精品学习资源第 2 章 TMS320C5402 DSP 芯片的基本结构和特性2.1 TMS320C5402 的基本结构TMS320C5402 是 TI 公司于 1996 年推出的一种定点 DSP 芯片, 接受先进的修正哈佛结构和 8 总线结构 , 使处理器的性能大大提高；其独立的程序和数据总线 , 答应同时拜望程序储备器和数据储备器 , 实现高速并行操作；

16、其具有以下特点：（1） 最高时钟频率达 100MHz ；可以通过软件编程在片内的锁相环（ PLL ）实现10MHz 整数倍的工作频率，最高也可达 100MHz ，使指令周期为 10ns，达到 100MIPS 的运算速度；内核电压为 1.8V ，I/O 电压为 3.3V；片内储备器位 16KB DARAM ，4KB ROM ；功耗低，平均约为 0.32mW/MIPS ；3 种低功耗工作方式（ IDLE1 、IDEL2 和IDEL3 ）可以节省 DSP 的功耗，特殊适合电池供电系统；（2） 内部接受改进的哈佛结构，即程序空间和数据空间分开，答应同时取指令和取操作数，而且仍答应在程序和数据之间相互传

17、送数据；（3） 内部接受多总线结构， C54x 内部有 P、C、D 和 E 等 4 条总线（每条总线包括地址总线和数据总线），可以在 1 个周期内从程序储备区取 1 条指令，从数据储备区读 2 个操作数并向数据储备区写 1 个操作数，大大提高了 DSP的运行速度；（4） 接受流水线结构，将 1 条指令执行所需的取指、译码、取操作数并执行等几个步骤同时完成，使指令周期降低到最小值；（5） 优化的 CPU 结构，内部有 1 个 40 位的算术规律单元， 2 个 40 位的累加器， 2 个 40 位的加法器， 1 个 1717 的乘法器以及 1 和 40 位的桶形移位器；有 4 条内部总线；它们可以

18、在 1 个指令周期内同时进行运算，特殊适合用于 FIR 和 IIR 滤波器；（6） 在指令系统中，设计了一些特殊高效性的 DSP 指令，如 FIRS 和 LMS 指令，特地用于对称 FIR 滤波器和 LMS 算法；（7）16K16 位在片双寻址 RAM ，既可放程序也可放数据；（8）扩展寻址模式最大可以寻址 1M16 位的外部程序空间；（9）32 位长操作数指令，可以同时读入 2 个或 3 个操作数的指令；（10） 4 个外部中断，能够实现快速中断返回；（11） 2 个多通道缓冲串行口，可以实现多种不同帧结构的同步串行数据接收和发送，并且支持 SPI 模式的串口工作模式； McBSP 可供应

19、2K 字数据缓冲的读写才能，从而降低处理器的额外开销；BSP 的最大数据传输率为100Mbps，即使在 IDLE 方式欢迎下载精品学习资源下， BSP也可以全速工作；（12） 六通道的 DMA把握器，与 McBSP 结合使用可以大大的减小串口数据发送、接收对 CPU 本身造成的额外负荷；（13） 增强型 8 位并行主机接口（ HPI），可以用作通用 I/O（GPIO）；HPI 可以与外部标准的微处理器直接接口；（14） 具有符合 IEEE1149.1 标准的在片 JTAG 仿真接口；（15） 体积小， 144 脚 LQFP 封装；下图 2-1 为 TMS320C5402 DSP 的内部硬件组成

20、框图：图 2-1 TMS320C5402 的内部结构图2.2 储备器介绍1. 储备器空间C54x 的储备空间分为程序、数据和I/O 接口 3 个独立的可选部分；程序储备空间包括程序指令和程序中所需要的常数表格；数据储备空间用来储备需要程序处理的数据或程序处理后的结果； I/O 接口空间用来与外部储备器映射外设接口，当然也可以用来扩展外部数据储备器；依据C54x 器件型号的不同，其片内配置的储备器种类和容量也不同；2. 储备总线欢迎下载精品学习资源（1） 地址总线： A0A13 、A16A19；其中A16A19 仅用于外部扩展程序空间；（2） 数据总线： D0D15；（3） 把握总线MSTRB拜

21、望外部程序或数据空间的选通脉冲；PS程序空间片选；DS数据空间片选；ISI/O空间片选；IOSTRB拜望外部 I/O空间的选通脉冲； READY数据就绪信号；R/W读/写方向把握；HOLD外部把握器请求信号；（4） 状态信号线MSC微状态完成，说明软件等状态终止；IAQ指令识别信号；HOLDA低电平表示， C5402舍弃总线把握权；3储备总线时序程序数据或 I/O空间的读 /写时序为 Motorola 时序；如外部存设备接口为Motorola 兼容器件，就必需直接将对应引脚相连；如为Intel时序接口器件，就需加规律电路；储备器器件片选 CS=地址与 PS、DS的译码， PS、DS或IS为低电

22、平有效； 4关于 READY 信号一般情形下可以用内部软件等待周期，此时READY 通过上拉电阻（一般为4.7K ）接+3.3V电压；特殊器件就用外部规律电路把握；5关于 HOLD 和HOLDA如系统只有 C54x把握储备设备，就只需将 HOLD通过上拉电阻接 +3.3V电压；如 C54x与其他把握器共享储备设备，就此时HOLD信号由总线仲裁器产生，相应的 HOLD也A 反馈至总线仲裁器；在TMS320C54系x 列的芯片中，不同型号的芯片其内部储备器的配置有所不同；表欢迎下载精品学习资源2-2 列出了各种 TMS320C54内x 部储备器的资源配置；C54x的储备器结构具有很大的灵敏性，在任

23、何一个储备空间内，RAM、ROM、 EPRO、M E2RO、M FLASH或储备映像外围设备可以驻留在片内或者片外；表 2-2 C54x 内部储备器的资源配置存 储器 类型 C542 C546 C548 C549 C5402 C5410 C5420ROM2k48k2k16k4k16k0程序2k32k2k16k4k16k0程序/数据016k016k4k00DARAM10k6k8k8k16k8k32kSARAM0024k24k056k168k2.3 TMS320C5402 的总线结构TMS320C5402片内有 8条主总线，包括 4条程序 / 数据总线和 4条20位地址总线；这些总线的功能如下：（

24、1）程序总线（ PB）传送取自程序储备器的指令代码和马上操作数；（2）3条数据总线（ CB、DB和EB）将内部各单元（如 CPU、数据地址生成电路、程序地址生成电路、在片外围电路以及数据储备器）连接在一起；CB和DB传送读自数据储备器的操作数； EB传送写到储备器的数据；（3）4个地址总线（ PAB、CAB、DAB和EAB）传送执行指令所需的地址；欢迎下载精品学习资源C5402可以利用两个帮忙寄存器算术运算单元（ARAU和0生两个数据储备器的地址；ARAU）1，在每个周期内产欢迎下载精品学习资源PB能够将存放在程序空间（如系统表）中的操作数，传送到乘法器，以便执行乘 法/ 累加操作，或通过数据

25、传送指令（MVPD和READ指A 令）传送到数据空间的目的地，此种功能，连同双操作数的特性，支持在一个周期内执行3操作指令；C5402仍有一条双向总线，用于寻址在片外围电路；这条总线通过CPU接口中的总线交换器连接到 DB和EB；利用这个总线读 / 写，需要 2个或2个以上周期，具体时间取决于外围电路的结构；欢迎下载精品学习资源2.4 IEEE 1149.1标准的规律扫描电路片上的JTAG 接口符合 IEEE 1149.1标准，这个接口用于硬件仿真和测试；本文所应用的TI公司供应的开发套件中就包含了一个硬件仿真器，使用硬件仿真器可以缩短 工程开发周期，提高工作效率；2.5 本章小结本章争辩了

26、TMS320C540的2 硬件结构，对芯片的总线结构、中心处理器、储备器 、指令系统进行了介绍；由于 TMS320C54完x 善的体系结构，并配备了功能强大的指令 系 统 ， 使 得 芯 片 处 理 速 度 快 、 适 用 性 强 ；欢迎下载精品学习资源第 3 章 最小系统硬件设计3.1 最小系统模块硬件总体框图最小系统模块是使得 DSP芯片 TMS320C540能2 够工作的最精简模块，它主要包括电源电路、复位电路、时钟电路和 JTAG仿真接口电路；图 3-1 为最小系统框图：图 3-1 最小系统框图3.2 电源电路本系统中除了 DSP以外其它器件工作电压为 5V或3.3V ，所以我们接受

27、5V电源供电； C5402所要的工作电压分别是 1.8V 内核电压 CVDD和3.3V I/O 电压DVDD，并且 DSP对这两种电源加电次序也有要求，理想情形下两个电源同时加电，但是一般场合很难做到，这时应先对 CVDD加电，然后对 DVDD上电；讲究供电次序的缘由在于：假如只有CPU内核获得供电，周边 I/O 没有供电，对芯片是不会产生任何损害的，只是没有输入/ 输出才能而已；假如反过来，周边 I/O 得到供电而 CPU内核没有加电，那么芯片缓冲 / 驱动部分的三极管在一个未知状态下工作，这是特殊危险的；鉴于噪声的简洁性，本文采用TI 公司供应的 DSP专用电源芯片 TPS73HD31来8

28、 构建电源电路，实现 5V向3.3V和1.8V的电压转换，同时也防止了上电次序的问题；图3-2 为依据 TPS73HD31芯8 片性能实现双电压输出的电源电路设计方案，具体分析如下：欢迎下载精品学习资源图 3-2 电源电路(1) TPS73HD318芯片可以供应最高 750mA的电流，为了适应较大的电流输出场合，该芯片输入和输出的管脚都接受两个管脚，这样可以提高电流的通过率并有利于芯片 散热；(2) 1.8V 稳压器输入部分为 1IN 两个管脚，输入 +5V的VCC，用luF 的电容对输入电源滤波，使输入电压变得更稳固；输出部分为 lOUT两个管脚， FBSENS端E 子也必需接到1OUT管脚

29、，用 33 F的电容来实现滤波功能，以供应高稳固性的 1.8V 输出；(3) 3.3V 稳压器输入部分为 2IN 两个管脚，输入 +5 V的VCC，用1F的电容对输入电源滤波；输出部分为两个2OUT管脚，将 2SENS直E 接接到 2OUT上得到 3.3V 的输出，用33uF的电容来实现滤波功能，以供应高稳固性的3.3V输出；(4) 系统的电源输入为 +5V，为一个两脚插针，为提高输入电源电压的稳固性，接受一个 220uF的电容进行滤波；同时设计电源指示灯LED，用来指示电源的通断；3.3 复位电路C5402 的复位输入引脚 RS 为处理器供应了一种硬件初始化的方法，它是一种不行屏蔽的外部中断

30、，可在任何时候对C54x进行复位；当系统上电后， RS引脚应至少保持5 个时钟周期稳固的低电平，以确保数据、地址和把握线的正确配置；复位后RS 回到高电平 ，CPU从程序储备器的 FF80H单元取指，并开头执行程序； C5402 的复位分为软件复位和硬件复位，软件复位是通过执行指令实现芯片的复位，硬件复位是通过硬欢迎下载精品学习资源件电路实现芯片的复位，硬件复位有上电复位、手动复位和自动复位三种；1. 上电复位电路上电复位电路是利用 RC 电路的推迟特性来产生复位所需要的低电平常间；由RC电路和施密特触发器组成，如图3-3-1 所示：图 3-3-1 上电复位电路上电瞬时，由于电容 C 上的电压

31、不能突变，使RS 仍为低电平，芯片处于复位状态，同时通过电阻 R 对电容 C 进行充电，充电时间常数由 R 和 C 的乘积确定；为了使芯片正常初始化，通常应保证RS低电平的时间至少连续 3 个外部时钟周期；但在上电后，系统的晶体振荡器通常需100200ms 的稳固期，因此由 RC 准备的复位时间要大于晶体振荡器的稳固期；为了防止复位不完全，RC参数可选择大一些；复位时间可依据充电时间来运算，已知电容电压为欢迎下载精品学习资源et /VcVcc 1公式（ 3-1）欢迎下载精品学习资源其中时间常数为RC公式（ 3-2） 就复位时间欢迎下载精品学习资源tRC lnVcc欢迎下载精品学习资源VccVc

32、公式（ 3-3）欢迎下载精品学习资源设 Vc=1.5V 为阈值电压，选择 R=100k ，C=4.7 F，电源电压 Vcc=5V，可得复位时间 t=167ms；随后的施密特触发器保证了低电平的连续时间至少为 167ms，从而中意复位要求；2. 手动复位电路手动复位电路是通过上电或按钮两种方式对芯片进行复位，如图3-3-2 所示：欢迎下载精品学习资源图 3-3-2 手动复位电路电路参数与上电复位电路相同；当按钮闭合时，电容C 通过按钮和 R1 进行放电， 使电容 C 上的电压降为 0；当按钮断开时，电容 C 的充电过程与上电复位相同，从而实现手动复位；3. 自动复位电路由于实际的 DSP 系统需

33、要较高频率的时钟信号，在运行过程中极简洁发生干扰现象，严肃时可能会造成系统死机，导致系统无法正常工作；为明白决这种问题，除了 在软件设计中加入一些爱惜措施外，硬件设计仍必需做出相应的处理；目前，最有效 的硬件爱惜措施是接受具有监视功能的自动复位电路；自动复位电路除了具有上电复位功能外，仍能监视系统运行；当系统发生故障或死机时可通过该电路对系统进行自动复位；基本原理是通过电路供应的监视线来监视系统运行；当系统正常运行时，在规定的时间内给监视线供应一个变化的高低电平信号，如在规定的时间内这个信号不发生变化，自动复位电路就认为系统运行不正常， 并对系统进行复位；自动复位电路的设计方案由555 定时器

34、和计数器组成，接受专用的自动复位集成电路；如 Maxim 公司的 MAX706 、MAX706R 芯片； MAX706R 是一种能与具有 3.3V 工作电压的 DSP 芯片相匹配的自动复位电路；由MAX706R 组成的自动复位电路如图3-3-3 所示；引脚 6 为系统供应的监视信号 CLK ，来自 DSP 芯片某个输出端，是一个通过程序产生的周期不小于 10Hz 的脉冲信号；引脚 7 为低电平复位输出信号，是一个 不小于 1.6s的复位脉冲，用来对DSP 芯片复位；当 DSP 处于不正常工作时，由程序所产生的周期脉冲 CLK 将会消逝，自动复位电路将无法接收到监视信号，MAX706R 芯片将通

35、过引脚 7 产生复位信号，使系统复位，程序重新开头运行，强迫系统复原正常工作；欢迎下载精品学习资源图 3-3-3 自动复位电路本系统中，由于我们选择了DSP 专用的电源治理芯片 TPS73HD318，该芯片本身可以供应宽度为 200ms 的低电平复位脉冲，为了使系统电路简洁，所以不再设计自动复位电路；3.4 时钟电路时钟电路用来为 C5402 芯片供应时钟信号，由一个内部振荡器和一个锁相环 PLL组成； C5402 时钟信号的产生有使用外部时钟源和使用芯片内部的振荡器两种方法；如使用外部时钟源，只要将外部时钟信号直接加到 DSP 芯片的 X2CLKIN 引脚，而X1 引脚悬空；如使用芯片内部的

36、振荡器，只要在芯片的 X1 和 X2CLKIN 引脚之间接入一个晶体，用于启动内部振荡器；本系统接受内部振荡器，在管脚 X1 和 X2 CLKIN 之间连接一个 10MHz 晶体来启动内部振荡器，如图 3-4 所示：图3-4 时钟电路为了实现 DSP 系统实时处理信号的成效，期望系统频率越快越好；C5402 最高可达 100MHz 工作频率，假如仍接受传统的2 分频或 4 分频的方式，势必要求外部频率很高，这里我们接受了更加灵敏的可编程PLLProgrammable Phase Locked Loop方式，它可以配置为以下两种模式：欢迎下载精品学习资源(1) PLL 模式，输入时钟乘以一个 1

37、31 之间的常数；2DIV 模式，输入时钟除以 2 或 4；PLL 具有倍频的功能，其输出信号的频率是输入信号的频率乘上一个倍数，正是PLL 把外部基准频率变成多种频率供应应不同的具体系统，以中意各种应用的需要；PLL 受储备器映射的时钟模式寄存器CLKMD 把握，复位后 CLKMD 的值依据 DSP 芯片三根输入引脚 CLKMDl CLKMD3 确定，从而确定 DSP 的工作时钟；本方案中外接晶体频率为 10MHz ，为了得到倍频系数 10，需设置时钟模式寄存器CLKMD的值为9007h， 引 脚 CLKMDl CLKMD3设计成 001 ， 就复位后 C5402 的工作频率是1010=10

38、0MHz；3.5 JTAG 仿真接口在做试验时，需要一个DSP 仿真器，把在运算机上编译并生成的执行代码下载到C5402芯片上，实现在线调试 DSP硬件和软件；仿真器有两端接口，其中一端与运算机的并行口或 USB口相连，这取决于仿真器的类型，另一端与DSP芯片 JTAG接口相连， 这是一个 14 针的接口，其硬件连接如图 3-5 所示：图 3-5 JTAG 仿真接口3.6 本章小结本章主要设计了 DSP的最小系统的基本组成模块；包括电源电路设计、时钟电路设计、复位电路设计和 JTAG仿真接口设计；为下一章语音录音与回放系统的设计做预备；第 4 章 语音录音与回放系统的硬件设计欢迎下载精品学习资

39、源4.1 语音录音与回放系统的总体设计框图在 DSP最小系统基础上，语音录音和回放系统主要包括语音输入模块、语音编解码芯片 TLC320AD50C模块、输出功率模块和FLASH模块组成；系统的结构框图如图4-1所示：音频前端功率音频输入处理AD50放大输出McBSPDSPFLASH图 4-1 语音信号录音与回放系统框图4.2 语音输入模块接口电路在进行语音信号分析和处理之前,必需对语音信号进行预处理操作,预处理包括信号放大、反混叠滤波等过程；4.2.1 前置放大前置放大电路也是测量小信号放大电路；在测量用的放大电路中，一般传感器送来的直流或低频信号，经过放大后用单端方式传输，在典型情形下，有用

40、信号的最大幅度可能仅有如干毫伏，而共模噪声可能高到几伏，故放大输入漂移和噪声等因素对于总的精度至关重要，放大器本身的共模抑制特性也是同等重要的问题；因此前置放大电路是一个高输入阻抗，高共模抑制比，低漂移的小信号放大电路；4.2.2 反混叠滤波在 A/D 变换前所接收到的语音信号中除了所期望的有效信号之外，仍混有对后续工有影响的干扰噪声，而且接收到的原始语音信号是不同信号的混合或者是同一个信号沿不同路径传递的混合信号，因此在ADC之前需有防止混叠干扰的滤波处理；反混叠滤波处理有 2 个作用，一个是抑制电源干扰 50 Hz或 60 Hz ，另一个是抑制输入信号中频率重量超出 fs/2的全部重量，将

41、信号带宽限制在某个有效范畴内，使采样率欢迎下载精品学习资源中意采样定理；在实际语音处理中的采样频率一般在810 kHz 之间,因此在语音信号中接受带通滤波器实现反混叠滤波，其上、下限截止频率范畴分别为fH=4000 5000Hz，fL=60 100Hz；本论文设计的麦克风输入信号经U13A 放大后，再由 U13B 转换为一组差分信号， 分别送到 TLC320AD50C的差分输入引脚 INP 和 INM；其接口原理图如下图4-2 所示：图 4-2 语音输入接口原理图4.3 语音编解码芯片 TLC320AD50C模块TLC320AD50C是美国德州仪器 TI 公司生产的包含有 A/D 及 D/A

42、转换的多功能模拟接口芯片；芯片集成了 16 位 A/D 和 D/A 转换器，使用过采样 over sampling技术供应 16 位 A/D 和 D/A 低速信号转换，该器件包括两个串行的同步转换通道，工作方式和采样速率均可由DSP编程设置；其内部 ADC之后有抽样滤波器， DAC之前有插值滤波器，接收和发送可同时进行；可接受单5V 电源供电也可以接受5V 模拟、 3V 数字双电源供电；功耗最大为175mW，掉电方式时的最大功耗20 mw；可配置成主机或从机方式，一个串行接口可支持 3 个从机；1. 内部结构图 4-3-1为 TLC320AD50C内部结构框图；最上面第一通道为模拟信号输入监控

43、通道，其次通道为模拟信号转化为数字信号A/D 通道，第三通道为数字信号转化为模拟信号D/A 通道，最下面一路是 AD50C的工作频率和采样频率把握通道；文使用的输入欢迎下载精品学习资源时钟MCLK为 8.192MHz，A/D 与 D/A 的采样频率为MCLK/ 128N 欢迎下载精品学习资源其中， N 为 AD50的第 4 个寄存器 4-3-1 位所设：欢迎下载精品学习资源2. 功能介绍图 4-3-1 TLC320AD50C内部结构框图欢迎下载精品学习资源TLC320AD50C的主要功能如下：1 内含 16 位精度的 - ADC和 DAC； 2DAC，ADC各同步串行输入输出；(3) 多种数据

44、传输模式；(4) 可通过串行口或直接配置接口对寄存器编程，把握工作方式、采样率、输入/输出增益等；(5) 可与 TMS320C5x系列 DSP多通道缓冲串口 McBSP直接串接通信； 3工作原理TLC320AD50C与外界串行通信可以分为主通信和次通信；在主通信中，有两种数据传送模式， 16 位传送模式和 15+1 位传送模式，可通过把握寄存器设定；默认情形下为15+1 位传送模式；如接受 15+1 位传送模式，其最低位 D0 为非数据位，输入 DAC数据的 D0 位为次通信请求位，输出 ADC数据的 D0 位为 M/S 脚的状态位；次通信只有在发欢迎下载精品学习资源出请求时产生，当主通信接受

45、15+1 位模式时，可以进行次通信请求；当主通信接受16位模式时，就必需由 FC脚输入信号来产生次通信请求；1ADC 信号通道模拟输入：多路模拟输入可供选择差分输入INP、INM 与帮忙差分输入AUXP、 AUXM，本模块为单端输入 由 INP 脚输入 ；数字输出： DOUT输出 ADC的数字数据和寄存器数据，当FS 为低电平常，在 SCLK的上升沿开头输出数据：未被激活时处于高阻态；模拟输入信号经 PGA放大后加入到 ADC，ADC将采样时刻的信号值按二进制补码的 形式按 16 位字输出， 16 位 或 15+1 位 字，在 SCLK的每个上升沿送出一位，经过16 个 SCLK周期，每次主通信区间送出一个字，在FS期间里从串口 DOUT移出，主通信时序图如图 4-3-2 所示：