2022年MAXPLASSII使用方法FPGACPLD四位频率计方案设计书.docx
《2022年MAXPLASSII使用方法FPGACPLD四位频率计方案设计书.docx》由会员分享,可在线阅读,更多相关《2022年MAXPLASSII使用方法FPGACPLD四位频率计方案设计书.docx(9页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精品学习资源封面欢迎下载精品学习资源作者: PanHongliang仅供个人学习试验五 用原理图法设计四位十进制频率计欢迎下载精品学习资源原理图 总览(顶层电路)待测频率输入口欢迎下载精品学习资源把握模块计 数 模 块欢迎下载精品学习资源欢迎下载精品学习资源模块预览(底层电路)外部时钟输入计 数 模 块欢迎下载精品学习资源欢迎下载精品学习资源把握模块内部NOW !Begin our数d码e管s译码ign .计数模块内部数码管输出数码管译码欢迎下载精品学习资源思 路 : 底 层 电 路 设 计 建 立 模块顶层电路设计 .1. 建立数新据锁文存件夹 本试验命名为 f_test数据锁存留意:路径名
2、及文件名不能含有中文欢迎下载精品学习资源2. 打开软件 新建 原理图文档数码管译码留意此点接 VCC数码管译码欢迎下载精品学习资源2.1 建立第一个模块电路(把握模块电路)本讲稿为控制模块电路起名为tf_1c6t进ro制计数(器原理图可见附件)4-16 译码器 低有效建好后 画电路图画好后 与工程建立连接 如下图:再编译编译成功后 将模块封装 如下图:到此 完成了第一个模块的制作 .接下来制作其次个模块(计数器模块)(原理图可见附件).欢迎下载精品学习资源本讲稿将其起名为 conter8再画电路图模块二 如下: 然后指向工程 编译!编译成功后 将模块封装 如下图 :欢迎下载精品学习资源到此 完
3、成了第上次二做的个电路模块的制作 .接着.画顶层文件 (原理图可见附件) .留意:文件路径欢迎下载精品学习资源画顶层电路图本讲稿将顶层文件起名为f_test_4以 下 图 显 示 了 怎 样 调 用 之 前 建 好 的 模块.画好全部原理图 .上次做的 2 个电路文件路径为原路欢迎下载精品学习资源然后指向工程编译!径之前建立的模块可以当 成 一 个 元 件 使 用了!欢迎下载精品学习资源双击空白区域显现元件库欢迎下载精品学习资源编译没有错误后 建立仿真波形文件后储存之后 为了后面调试 进行以下操作加入仿真节点选择要观看 de 引脚 本讲稿观看finI clkIq15.12Bq11.8B q7.
4、4B q3.0BYou can also choose any other pinsyou like.之后设置仿真总时间 .留意仿真时间不能太长本试验设置为 256us.之后 .之后 写入周期脉冲 本讲稿设置周期为 10ns成效;欢迎下载精品学习资源单 击fin整 行 变黑;变 黑 表 示选中欢迎下载精品学习资源同样的方法设置好 clk 本讲稿设置为 4320ns(4.32us) 仿真仿真完成后 打开仿真文件仿真波形如图观看波形时可以用放大缩小镜放大缩小 波形 下图是将波形缩小的演示从下到上显示 3 4 5 6 完成了波形仿真 .到此为止,本试验终止了 .本试验主要练习 .软件应用 、原理图的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022 MAXPLASSII 使用方法 FPGACPLD 频率计 方案设计
限制150内