2022年MAXPLASSII使用技巧FPGACPLD位频率计研发设计方案.docx

《2022年MAXPLASSII使用技巧FPGACPLD位频率计研发设计方案.docx》由会员分享，可在线阅读，更多相关《2022年MAXPLASSII使用技巧FPGACPLD位频率计研发设计方案.docx（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品学习资源试验五 用原理图法设计四位十进制频率计欢迎下载精品学习资源原理图 总览（顶层电路）待测频率输入口欢迎下载精品学习资源把握模块计 数 模 块计 数 模 块外部时钟输入欢迎下载精品学习资源数码管译码数码管输出数码管译码欢迎下载精品学习资源数据锁存数据锁存欢迎下载精品学习资源数码管译码模块预览（底层电路）数码管译码欢迎下载精品学习资源把握模块内部16 进制计数器4-16 译码器 低有效欢迎下载精品学习资源计数模块内部留意此点接 VCCNOW ！ Begin our design .思路：底层电路设计建立模块顶层电路设计 .1. 建立新文件夹 本试验命名为 f_test留意：路径名及文件名

2、不能含有中文2. 打开软件 新建 原理图文档2.1 建立第一个模块电路（把握模块电路）本讲稿为把握模块电路起名为tf_ctro（原理图可见附件）欢迎下载精品学习资源建好后 画电路图画好后 与工程建立连接 如下图：欢迎下载精品学习资源再编译编译成功后 将模块封装 如下图：欢迎下载精品学习资源到此 完成了第一个模块的制作 .接下来制作其次个模块（计数器模块）（原理图可见附件）.欢迎下载精品学习资源本讲稿将其起名为 conter8欢迎下载精品学习资源上次做的电路留意：文件路径为原路欢迎下载精品学习资源再画电路图模块二 如下：欢迎下载精品学习资源然后指向工程编译！欢迎下载精品学习资源编译成功后 将模块

3、封装 如下图 ：到此 完成了其次个模块的制作 .欢迎下载精品学习资源接着.画顶层文件 （原理图可见附件） .欢迎下载精品学习资源上次做的 2 个电路文件路径为原路径画顶层电路图本讲稿将顶层文件起名为f_test_4以下图显示了怎样调用之前建好的模块.欢迎下载精品学习资源之前建立的模块可以当 成 一 个 元 件 使 用了！双击空白区域显现元件库画好全部原理图 .然后指向工程欢迎下载精品学习资源编译！编译没有错误后 建立仿真波形文件欢迎下载精品学习资源后储存之后 为了后面调试 进行以下操作欢迎下载精品学习资源加入仿真节点选择要观看 de 引脚 .本讲稿观看 finI clkIq15.12Bq11.

4、8B q7.4B q3.0BYou can also choose any other pins you like.欢迎下载精品学习资源之后设置仿真总时间 .留意仿真时间不能太长 . 本试验设置为 256us.欢迎下载精品学习资源之后 .欢迎下载精品学习资源欢迎下载精品学习资源单 击fin整 行 变黑；变 黑 表 示选中欢迎下载精品学习资源之后 写入周期脉冲 本讲稿设置周期为 10ns成效；欢迎下载精品学习资源同样的方法设置好 clk 本讲稿设置为 4320ns （4.32us）仿真仿真完成后 打开仿真文件仿真波形如图观看波形时可以用放大缩小镜 放大缩小 波形 下图是将波形缩小的演示从下到上显示 3 4 5 6完成了波形仿真 .欢迎下载精品学习资源到此为止，本试验终止了 .本试验主要练习 .软件应用 、原理图的设计方法 、仿真流程 .注：模块原理图、顶层原理图、仿真波形图见附件欢迎下载