2022年TMSC数采系统FIR滤波器算法研究报告与实现.docx

《2022年TMSC数采系统FIR滤波器算法研究报告与实现.docx》由会员分享，可在线阅读，更多相关《2022年TMSC数采系统FIR滤波器算法研究报告与实现.docx（29页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、个人资料整理仅限学习使用南 京 师 范 大 学毕 业设 计论 文）滤波器的原理并结合基于 TM320C5416 开发板 ,介绍 FIR 滤波器设计及 DSP 中 FIR 滤波器的实现方法；并给出了基于 TM320C5416 相应的实现程序；关键词 :数字滤波 FIR TMS320C5416 窗函数法Abstract:Digitalfilter is the basic arithmetic of speech, image processing, model recognition and spectrum analysis. And with many excellent features,

2、 DSP is used widely in various fields such as vibration and noisy filter recently. This paper presents a research on the principal of FIRdigital filter which is used in digital signal processor DSP. The methods of designing FIR filterand implement FIR in DSP are also introducedcombiningwiththesampli

3、ngboardwedevelopedbasedon TMS320C5416.At last, the main program of DSP is given. This algorithm has been well used in data acquisitive system based on Ethernet.Keywords: digital filterFIR algorithmTMS320C5416window function目 录个人资料整理仅限学习使用第一章 绪论在信号处理中 , 滤波占有特别重要的位置；数字滤波是数字信号处理的基本方法；在很多信息处理过程中 ,如对信号的过

4、滤、检测、猜测等,都要广泛地用到滤波器 ,而数字滤波器就因其设计敏捷、实现便利等特点而广为接受；所谓数字滤波器就是具有某种挑选性的器件、网络或以运算机硬件支持的运算程序； 其功能本质是按事先设计好的程序, 将一组输入的数字序列通过肯定的运算后转变为另一组输出的数字序列,从而转变信号的形式和内容,达到对信号加工或滤波以符合技术指标的要求；数字滤波与模拟滤波相比有很多优点；数字滤波器具有稳固、适应性强、线性相位等优点，而防止了模拟滤波器固有的电压漂移、温度漂移和噪声等问题；数字滤波器是语音、图象处理、模式识别以及谱分析中的重要的处理运算环节； DSP 由于其本身具有并行的硬件乘法器、流水结构以及快

5、速的片内储备器等资源 ,其技术已广泛地应用于噪声及振动的各个领域.；对数字滤波器而言 ,从实现方法上 ,有 FIR 滤波器和无限冲激响应 IIR 滤波器之分；由于 FIR 滤波器只有零点 ,因此这一类系统不像 IIR 系统那样易取得比较好的通带与阻带衰减特 性；但是 FIR 系统有自己突出的优点 :系统总是稳固的；易实现线性相位；答应设计多通带 阻带滤波器；其中后两项是 IIR 系统不易实现的；本文所采纳的 TMS320C5416 采纳改进的哈佛结构 , 具有以下优点 :具有高度并行性和专用硬件规律的CPU 设计,芯片性能大大提高；哈佛结构不同于传统的冯诺依曼 Von Neuman结构的并行体

6、系结构 ,其程序储备器和数据储备器是相互独立的储备器 ,每个储备器独立编址 ,独立拜访；系统中设置了1 组程序总线和 3 组数据总线及 4 组地址总线 , 从而使数据的吞吐率大大提高；笔者设计了以 DSP 为信息采集处理器的网络化数据采集分析系统，系统工作原理框图如图 1 所示；基于此，本文设计了FIR 数字滤波器，着重介绍 FIR 滤波器设计及DSP 中 FIR 滤波器的实现原理及方法；以太网网络化数据采集模块以 太 网接口FLASHSRAMTMS320C5416HP1中心处理单元RAM ）多路 AD:AIC23B电源模块调 理传 感 器1传感器 2传感器 n现 场 设 备图 1 系统工作原

7、理框图1.1 数字滤波器的优越性21 世纪是数字化的时代，随着越来越多的电子产品将数字信号处理DSP）作为技术核心， DSP 已经成为推动数字化进程的动力；作为数字化最重要的技术之一， DSP 无论在其应用的深度仍是广度，正在以前所未有的速度向前进展；数字信号处理器，也称 DSP 芯片，是针对数字信号处理需要而设计的一种具有特别结构的微处理器；随着信息处理技术的飞速进展，数字信号处理技术 逐步进展成为一门主流技术，它在电子信息、通信、软件无线电、自动掌握、 外表技术、信息家电等高科技领域得到了越来越广泛的应用；数字滤波器又分为无限冲激响应滤波器IIR ）和有限冲激响应滤波器FIR）； FIR

8、滤波器具有不含反馈环路、结构简洁以及可以实现的严格线性相位等优点，因而在对相位要求比较严格的条件下，采纳FIR 滤波器；同时，由于在很多场合下，需要对信号进行实时处理，因而对于单片机的性能要求也越来越高；而一般的单片机例如MCS-51 难以满意这一要求；可用编程DSP 芯片实现数字滤波的又一优势是：通过修改滤波器的参数特别便利的转变滤波器的特性；有限长单位冲激响应 FIR）数字滤波器，与传统的通过硬件电路实现的模拟滤波器相比有以下优点：1. 简化了硬件电路的设计，提高了硬件电路的集成度和牢靠性；2. 对干扰信号的抑制才能有了明显提高，这对系统的掌握精度和稳固性的提高起到了促进作用；个人资料整理

9、仅限学习使用3. 数字滤波器的参数调剂比起模拟滤波器来更加便利、敏捷；4. 数字滤波器可以实现数据的并行处理，提高了系统运行速度；1.2 国内外相关领域的争论进展在国内外的争论中，设计FIR 滤波器所涉及的乘法运算方式有：并行乘法、位串行乘法和采纳分布式算法的乘法；并行算法运算速度快，但占用的硬件资源极大；假如滤波器的阶数增加；乘法器位数也将变大，硬件规模将变得特别巨大；位串行乘法器的实现方法主要是通过对乘法运算进行分解，用加法器来完成乘法的功能，也即无乘法操作的乘法器；位串行乘法器使得乘法器的硬件规模达到了最省，但是由于是串行运算，使得它的运算周期过长，运算速度与硬件规模综合考虑时不是最优的

10、；分布式运算的主要特点是奇妙的利用ROM 查找表将固定系数的乘累加运算转化为查表操作，它与传统算法实现乘累加运算的不同在于执行部分积运算的 先后次序不同；分布式算法在完成乘累加功能时是通过将各输入数据每一对应 位产生的部分积预先进行相加形成相应的部分积，然后再对各个部分积存加形 成最终结果，而传统算法是等到全部乘积已经产生之后再来相加完成乘累加运 算的； DA 算法设计的 FIR 滤波器的速度可以显著的超过基于MAC 的设计；相对于前两种方法， DA 算法既可以全并行实现，又可以全串行实现，仍可以串并行结合实现，可以在硬件规模和滤波器速度之间作适当的折中，是数字滤波器的主要争论课题；1.3 数

11、字滤波器的实现方法目前数字滤波器的主要实现方法有：1. 在通用的微型运算机上用软件实现；软件可以是自己编写的，也可以使用现成的软件包，这种方法的缺点之速度太慢，不能用于实现系统，只能用于教案和算法的仿真争论；2. 用 DSPDigital Signal Processing）处理器实现DSP 处理器是专为数字信号处理而设计的，如TI 公司的 TMS320C54x 系列， AD 公司的 ADSP2IX ，ADSP210X 系列等；它的主要数字运算单元是一个乘累加器 Mutiply-accumulator,MAC ）,能够在一个机器周期内完成一次累加运算，配有适合于信号处理的指令，具备特殊的循环寻

12、址和倒序寻址才能；这些特点都特别适合数字信号处理中的滤波器设计的有效实现，并且它速度快、稳固性好、编程便利；3. 用固定功能的专用信号处理器实现专用信号处理器采纳专用集成电路ASIC延时后，再作乘法累加运算，将滤波结果yn输出，因此， FIR 实际上是一种乘法累加运算；在数字滤波器中， FIR 滤波器的最主要的特点是没有反馈回路，故不存在不稳固的问题；同时，可以在幅度特性是随便设置的同时，保证精确的线性相 位；稳固和线性相位特性是 FIR 滤波器的突出优点；另外，它仍有以下特点： 设计方式是线性的；硬件简洁实现；滤波器过渡过程具有有限区间；相对IIR 滤波器而言，阶次较高，其推迟也要比同样性能

13、的IIR 滤波器大得多；2.2 FIR 滤波器的设计方法FIR 滤波器的设计方法主要有窗函数设计和频率抽样设计法等，其中窗函数设计法是最基本的地设计方法，但采纳的矩形窗存在较大的Gibbis 效应，且矩形窗的第一旁瓣与主瓣相比仅衰减13dB，因此实际设计中一般采纳其他窗函数；本小节主要介绍几种常用的窗函数和频率抽样设计法等；2.2.1 利用窗函数法设计 FIR 滤波器1. 窗函数法的基本思想窗函数设计的基本思想是要选取某一种合适的抱负频率挑选性滤波器，然 后将它的脉冲相应截断以得到一个线性相位和因果的FIR 滤波器；因此这种方法的重点在于挑选某种合适的窗函数和一种抱负滤波器；对于给定的滤波器技

14、 术指标，挑选滤波器长度和具有最窄主瓣宽度和尽可能小的旁瓣衰减的某个窗 函数；任何数字滤波器的频率响应 A）都是 的周期函数，它的傅立叶级数绽开式为：其中其中的为滤波器的归一化的截止频率；傅立叶系数实际上就是抱负数字滤波器的冲激响应；窗体函数就是用被称为窗函数的有限加权系列来修正式 ，即有：2-3是有限长序列，当及时，；2. 几种常用的窗函数1汉宁利用傅立叶变换特性，可得=2-5当 N | 时，所以窗函数的幅频函数为2-6这三部分之和，使旁瓣相互抵消，能量更集中在主瓣，它的最大旁瓣值比主瓣值约低 31dB；但是代价是主瓣宽度比矩形窗的主瓣宽度增加一倍，即为；2. 海明wn的频率响应的幅度特性为

15、2-8与汉宁窗相比，主瓣宽度相同，为，但旁瓣又被进一步压低，结果可 将 99.963%的能量集中在窗谱的主瓣内，它的最大旁瓣值比主瓣值约低41dB；3. 布莱克曼 wn的频率响应的幅度特性为2-104. 凯瑟式中，是第一类变形零阶贝塞尔函数，是一个可自由挑选的参数；凯塞窗的优点：1. 凯塞窗可供应变化的过渡带宽，通过转变的值可达到最陡的过渡带；2. 凯塞窗具有与海明窗相匹敌的特性，通过调整的值，可将凯塞窗完全等价于海明窗；3. 凯塞窗最大旁瓣值比主瓣约低 80dB，在全部的窗函数中旁瓣抑制度最高；综合以上窗函数特点，选用最优和适应性较强的凯塞窗来设计FIR 滤波器；2.2.2 用频率抽样法设计

16、 FIR 滤波器所谓频率抽样法就是从频域动身，依据频域的采样定理，对给定的抱负滤波器的频域响应进行等间隔采样2-12把当作待设计的滤波器频率响应的采样值，通过下式可求出滤波器的系统函数和频率响应：其中，是一个内插函数：2-15由于频率的有限个采样值复原出来的频率响应实际上是对抱负频率响应的靠近，因此，这种方法必定有肯定的靠近误差；如被靠近的频率响应比较平 滑，就各采样点之间的靠近误差较小；反之，就靠近误差较大；2.2.3 利用切比雪夫靠近法设计FIR 滤波器上述两种方法设计的 FIR 滤波器的频率响应都很不抱负，即通带不够平， 阻带衰减不够大，过渡带过宽，频率边缘不能精确指定；Chebyshe

17、v的方法是正确一样靠近法；数字滤波器频域设计的最优方法等波纹切比雪夫法，是采纳最大误差最小准就得到最优数字滤波器，而且其最优解唯独；对于I 型 FIR 数字滤波器，其频响可表示为：其中，为滤波器系数，M 为滤波器阶数； 其中，为加权函数，要求、及只在区间有定义，最大误差最小准就即是在所在要求频域上找出访2-20为最优误差； 2-19）、 2-20）式说明靠近误差至少要有 L+2 交叉点，从而使|E|最小，唯独；由 2-17）、2-19）式可以解出系数组和 ；另一种更为有效的方法是多项式内插公式，可求得其中，也即如由满意2-17）、2-19）式确定并且 由2-21）式给出，就误差函数就会通过 L

18、+2）个频率上的处；而为防止求解复杂方程组2- 17）、2-19）来得出系数，有其中，这里令，；通过延时链的横向结构；直接由差分方程可画出对应的网络结构；其结构图如图2-1 所示；式中， 为实数； xn为输入序列， yn为输出序列， hi单位采样响应；直接型结构的特点是：优点：简洁直观，乘法运算量较少；缺点：调整零点较难；2. 级联型为 hn的 z 变换；，为实数；该结构的缺点是：所需要的系数比直接型的Hz多；需要进行因式分解， 而且较直接型需要更多的乘法器，乘法运算多于直接型；3. 线性相位型FIR 滤波器的重要特点是可设计成具有严格线性相位的滤波器，其中位冲击响应有如下特性：2-26当 N

19、 为偶函数时，其网络结构 所示当 N 为奇数，该结构的优点是：简化网络结构；4. 频率采样型系统函数在单位圆上作N 等分取样就是单位取样响应 hn的离散傅里叶变换 Hk ；Hk 与系统函数之间的关系可用内插公式表示：其中，频率采样型结构的优点：1.选频性好，适于窄带滤波，这时大部分Hk为零，只有较少的二阶子网 络； 2. 不同的 FIR 滤波器，如长度相同，可通过转变系数用同一个网络实现，3. 复用性好；缺点：1.详细实现时难免存在误差，零、极点可能不能正好抵消，造成系统不稳固； 2.结构复杂，采纳的存贮器多；FIR 滤波器常表示为直接型和转置型两种结构，两种结构的功能是等效的；直接型结构的优

20、点有两个，一是移位寄存器储备的是位宽较小的输入数据；二是当 FIR 滤波器为线性相位时，可以利用其系数对称的特点，将乘法器个数减半，加法器个数不变；目前用资源丰富的FPGA 等硬件设计长阶数 FIR滤波器时，几乎都采纳转置型结构，数据格式都是定点型的；第三章 DSP系统简介数字信号处理器 Digital Signal Processor）是一种适合对数字信号进行高速实时处理的专用处理器，其主要用来实时快速地实现各种数字信号处理算法；在当今的数字化时代， DSP 已成为通信设备、运算机和其它电子产品的基础器件；数字信号处理器与数字信号处理有着密不行分的关系，我们通常说的 “ DSP”可以指数字信

21、号处理 Digital Signal Processing），也可以代表数字信号处理器是用于处理数字信号的器件，因此它是相伴着数字信号处理的产生的；3.1 DSP 的基本特点本课题采纳的是 TMS320C54x 系列的 TMS320C5416DSP，具有改进的哈佛结构、硬件乘法器、流水线结构、高校特别指令集等优点，使它的处理速度和容量大大提高，为数字滤波中的复杂算法的实现供应了硬件的保证；1. 哈佛总线结构运算机的总线结构可分为两种；一种是冯.诺依曼结构，其特点是程序和数据共用一个储备空间；统一编址依靠指令计数器供应的地址来区分是指令数据 仍是地址；这种结构答应取指令和取操作数并行进行，增加了

22、器件的运算速度；2. 硬件乘法器在通用的运算机上，算术规律单元 ALU ）只能完成两个操作数的加、减及规律运算，而乘法 或除法）就是由加法和移位来实现；因此它们实现乘加运算就比较慢，而在数字滤波算法中需要大量的乘加运算，在TMS320C54xDSP 中有一个硬件乘法器，可以再以个指令周期内完成一次乘法和一次加法运算，可以大大提高数字滤波器的运算速度；3. 流水线结构TMS320C54xDSP 系列由于指令和操作数来自不同的空间，同一时刻，可以有四条指令的不同阶段在并行处理，尽管每条指令执行的时间仍旧是几个机器 周期，但由于指令的流水作业，实现了多条指令的并行执行；4. 高效指令集数字信号处理运

23、算的特点之一就是单一运算的重复执行，在通用的处理器中，一般采纳软件的方法来解决，基本方法是采纳循环掌握或指令重复，循环掌握除了在判定行环次数及操作转向上需要指令开销外，仍会因DSP 流水线的频繁中断而造成相当大的开销：指令重复的代价是增加了程序代码长度，占用更多的储备空间；图 2TMS320C5416 芯片原理图3.1.1 总线结构TMS320C5416 具有 8 条 16 位的总线，其中包括4 条程序/数据总线和 4 条地址总线，各条总线的作用如下：1. 程序总线 PB传输来自程序储备器的指令代码和立刻数；2. 三条数据总线 CB、DB 和 EB 分别与不同的单元相互连接，如中心处理单元、数

24、据地址产生规律DAGEN 、程序地址产生规律、片内外设和数据储备器；其中， CB 和 DB 传输从程序储备器读来的数据； EB 传输待写如储备器的数据；3. PAB， CBA ， DAB 和 EAB 这 4 条地址总线传输指令执行所需要的地址；3.1.2 中心处理单元TMS320C4516 的中心处理单元可以说是 DSP 的核心，主要包含以下几个部分：一个算术规律单元，两个累加器，定标移位器，乘法/加法单元，比较挑选储备单元 CSSU）和 CPU 状态和掌握寄存器等；1. 算术规律单元 ALU ）个人资料整理仅限学习使用TMS320C5416 利用一个 400 位的算术规律单元和两个 40 位

25、的累加器来执行二进制补码算术运算， ALU 也可以进行布尔运算；仍可以把这个 40 位的 ALU 看作为两个 16 位的 ALU ，来同时执行两个 16 位的操作；2. CPU 状态和掌握寄存器TMS320C5416 共有三个掌握和状态寄存器，对 CPU 的掌握是通过 CPU 状态和掌握寄存器来完成的；分别为状态寄存器 0ST0）、状态寄存器 1ST1） 和处理器模式状态寄存器 PMST）；DSP 不同条件和模式下的状态都包含ST0 和 ST1， PMST 包含储备器设置状态和掌握信息；由于这些寄存器是储备器映像，所以可以像对数据储备器操作那样对它们进行读出和写入；在调用程序或中断服务子程序时

26、，可以将它们储存下来，返回时再复原；3. 累加器累加器 A 和 B 储备来自 ALU 或乘法、加法单元的输出；同时，它们也可以为 ALU 供应另一个输入；累加器A 仍可以为乘法器 /加法器单元供应输入；每个累加器可以分为爱护位 位 39位 32）、高位数 位 31位 16）和低位字 位15位 0）；系统供应的指令可以储备爱护位、高位字和低位字；累加器可以向数据储备器读出或写入 32 位字；而且任一累加器可以作为另一个累加器的临时储备器；4. 定标移位器定标移位器的 40 位的输入来自累加器或数据储备器 通过 DB 或 CB），其40 位的输出就通过 EB 传至 ALU 或数据储备器；定标移位器

27、可以对输入的数据进行 0 到 31 位的左移和 0 到 16 位的右移，详细移位数由指令中的移位字段、状态寄存器 ST1 中的移位数字段 ASM 或暂存寄存器 T 来供应；定标移位器和指数编码器可以再单周期内对累加器中的数进行归一化操作；5. 乘法器/加法器单元TMS320C5416 的乘法器 /加法器单元包含一个17X17 位的硬件乘法器，一个 40 位的加法器，有符号输入/无符号输入掌握规律，小数掌握规律，一个零 检测器，一个圆整器，溢出 /饱和规律和一个 16 位的暂存寄存器 T；乘法器有两个输入一个输入来自暂寄存器T，或一个数据储备器操作数，或者是累加器A；另一个输入来自程序储备器，或

28、数据储备器，或累加器A，或者是一个立刻数；这个乘法器可以使得TMS320C5416 器件进行高效的卷积、相关和滤波操作等；6. 比较挑选储备器单元 CSSU比较、挑选和储备单元可以对累加器的高位字和低位字进行比较，使状态寄存器 ST0 中的测试 /掌握标志位 TC ）和转换寄存器TRN 保持转换记录状态，并将累加器中的最大的数传送至数据储备器；当挑选了合适的片内硬件后， CSSU仍可以加速维特比 Viterbi ）蝶形运算；3.1.3 内部储备器TMS320C5416 共有 192K*16bit 的寻址空间；这些空间被分为 3 个特定的储备段； 64K*16bit 的程序储备空间， 64K*1

29、6bit 的数据储备空间， 64K*16bit 的I/O 空间；在任何一个空间内， RAM ， ROM ，EPROM，EEPROM 或储备器映像外设既可以驻留在片内，也可以驻留在片外；程序储备器空间包含待执行的指令和执行中需要使用的数据表格；数据存 储空间包含程序指令所用到的数据： I/O 空间主要用来接外围芯片，这些外围芯片和 DSP 一起完成特定的功能；可以在系统中给这些外围芯片安排不同的地址， DSP 可以依据不同的地址来拜访这些外设；假如内部储备器不够用时，I/O空间仍可以作为 DSP 的外部数据储备器来用；TMS320C5416其 片 内 存 储 器 的 种 类 主 要 有 以 下

30、几 种 ： 双 访 问RAMDARAM ），单拜访 RAMSARAM ）和 ROM ；RAM 包括 DARAM和SARAM ）一般映射在数据空间，但也可以映射在程序空间；ROM 映射在程序空间，但也可以部分地映射在数据空间；DARAM一般由如干块构成，由于每块 DARAM 在一个机器周期内可以被拜访2 次，中心处理单元和片内外设在一个周期内可以同时对其进行一次读和一次写操作；3.1.4 片内外设TMS320C5416 的片内外设具有：1. 通用 I/O 引脚 XF 和 BIOBIO 是一个输入引脚，可以将外围器件的某些引脚接到BIO， DSP 可以对它进行实时监视： XF 是软件可掌握的输出引

31、脚， DSP 可以用它作为外围器件的掌握信号；2. 硬件定时器硬件定时器是一个4 位预定标的 16 位定时电路；每过一个CLKOUT周期，定时器做减1 操作；当计数减到 0 时，产生一个定时中断，可以通过设置特定的位对定时器进行停止、重启、复位和禁止操作；3. 时钟发生器时钟发生器有一个内部振荡器和一个锁相环电路组成，内部时钟发生器可 以通过接一晶振或直接接外部时钟源而工作，锁相环电路通过将外部频率乘以 一个因子而产生内部 CPU 工作频率；这可以使得从外部较低的时钟频率而产生较高的 CPU 内部工作频率；4. 主机接口 HPI）HPI 是一个并行接口，它供应 DSP 和外部主处理器的借口；

32、DSP 和主处理器通过 DSP的片内储备器交换信息，这块片内储备器既可以被 DSP 拜访，也可以被主处理器拜访； TMS320C54x 具有 8 位增强型的主机接口；5. 软件可编程等待状态发生器当 DSP 与慢速设备接口时，就可能要用到软件可编程等待状态发生器；它可以将 DSP 的外部总线周期扩展到 7 个或 14 个，这就使得 DSP 可以轻松地和各种慢速设备接口；6. 可编程储备体切换规律当拜访过程跨过程序储备器或数据储备器储备体的边界时，可编程储备器组切换规律会自动插入一个周期；当在储备操作过程中，由程序储备器转向数据储备器时，也会插入一个周期；这个额外的周期通过在其他器件开头驱动总线

33、前答应储备器释放总线来防止总线竞争；转换的储备体得大小由储备体转换掌握寄存器 BSCK）来确定；个人资料整理仅限学习使用3.2 DSP 系统的设计和开发3.2.1 DSP 的特点DSP 系统是以数字信号处理为基础的，因此不但具有数字处理的全部优点而且仍具有以下特点：1. 接口便利： DSP 应用系统与其他以现代数字技术为基础的系统或设备都是相互兼容的，这样的系统接口以实现某种功能要比模拟系统与这些系统接口 要简洁的多；2. 编程便利： DSP 应用系统中的可编程 DSP 芯片，能敏捷便利地进行修改和升级；3. 稳固性好： DSP 应用系统以数字处理为基础，受环境温度及噪声的影响较小、牢靠性高，

34、无器件老化现象；4. 精度高： 16 位数字系统可以达到级得精度；5. 可重复性好：模拟系统的性能受元器件参数性能变化的影响比较大，而数字系统基本不受影响，因此数字系统便于测试、调试和大规模生产；6. 集成便利： DSP 应用系统中的数字部件有高度的规范性，便于大规模集成；当然，数字信号处理也存在一些缺点，例如，对于简洁信号处理任务，如采纳 DSP 就使成本增加；3.2.2 DSP 系统的设计流程一个 DSP系统的设计过程大致要有以下几个步骤；1. 依据系统的任务要求，确定系统处理精度要求、速度要求、实时性要求等性能指标；2. 依据系统的要求进行高级语言的算法模拟，比如使用MATLAB等仿真工

35、具，验证算法的可行性，得出正确的处理方法；3. DSP 的系统设计，主要分为硬件设计和软件设计；硬件设计是指依据系统要求挑选合适的 DSP 芯片，然后设计相应的外围电路，软件设计主要是指依据系统的要求和选用的 DSP 芯片编写相应的程序；3.2.3 DSP 系统的开发工具 CCSCCS，即 Code Composer Studio，是 TI 公司在 1999 年推出的一个开放、具有强大集成开发环境，它最初是由GO DSP 公司为 TI 的 C6000 系列 DSP 开发的；在 TI 收购了 GO DSP 后，将 CCS 扩张到了其他系列；现在全部 TI 的 DSP 都可以使用 CCS 进行开发

36、，但其中的 DSP/BIOS 功能只有 C5000 和 C6000 的CCS 中才供应；1. CCS 主要特点：集成可视化代码编辑界面，可以便利地直接编写C、汇编、 .h 文件、 .cmd 文件等；集成代码生成工具，可以载入执行文件 和 API插件是 CCS 中另一个特别重要的插件；实时数据交换技术为CCS 供应了一个实时、连续的可视环境，开发人员可以看到DSP 应用程序的真实过程；RTDX 可以在 DSP/BIOS 中使用，也可以脱离DSP/BIOS 使用；第四章 FIR 滤波器在 DSP上实现4.1FIR 滤波器设计思路程序设计的整体设计思路是：启动ADS7864 对输入的模拟信号进行模数

37、转换，每采集到一个数据就送入DSP 滤波运算，运算结果送 DAC7625 转换为模拟量；不断地重复上述过程，在DAC7625 的输出端就得到滤波后的模拟信号；为了精确地掌握ADS7864 的采样率，使用TMS320VC5416 内部的定时器掌握采样时间间隔 T，设置定时器的定时时间等于采样时间间隔T，并让它工作在中断方式，就定时器每过T 时间就向 CPU 发出中断恳求，转去执行中断服务程序，在中断服务程序中读取A/D 转换结果，对转换结果进行滤波运算，并将运算结果送 D/A 转换器转换为模拟量，因此程序分为主程序和定时器中断服务程序两部分；为了便于懂得，全部语言用C 语言编写；4. 2 FIR

38、 数字滤波器的实现结构本文中的 FIR 滤波器采纳直接型结构，又称为卷积型结构；设 h n , n= 0, 1, 2 .N - 1为滤波器的冲激响应 , 输入信号为 x n , 就 FIR滤波器就是要实现以下差分方程 :式中, y n 为输出信号 , 即经过滤波之后的信号； N 为滤波器阶数； FIR 滤波器的最主要特点是没有反馈回路 , 因此是无条件稳固系统 , 其单位脉冲响应 h n 是一个有限长序列；由式 2-30 可见, FIR 滤波算法实际上是一种乘法累加运算 , 不断地输入样本 x n , 经延时 z - 1 做乘法累加 , 再输出滤波结果 y n ；对式 2-30 进行 Z 变换, 整理后可得 FIR 滤波器的传递函数为 :其结构图如下列图：图