2022年八路抢答器设计方案报告.docx
《2022年八路抢答器设计方案报告.docx》由会员分享,可在线阅读,更多相关《2022年八路抢答器设计方案报告.docx(24页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、目 录题 目:抢答器设计1 课程设计任务书 11.1 课程设计内容 11.2 进度支配错误!未定义书签;2 总体设计 22.1 总体设计思路 22.2 硬件总体设计 4 2.2.1系统方案 42.2.2 内存单元编址 42.2.3 键盘、扬声器及显示功能的定义42.3 软件总体设计 5学 院:信息电子技术学院年 级:专 业:姓 名:学 号: 指导老师:2.3.1 储备单元的安排、标志位的含义52.3.2 主程序流程图 63 硬件设计 73.1 系统所选用芯片介绍 73.1.1 中断优先级治理器 8259A73.1.2 可编程并行接口芯片 8255A93.1.3 可编程定时器 /计数器 8253
2、113.2 芯片工作方式 123.2.1 中断优先级治理器 8259A 的工作方式 123.2.2 可编程并行接口芯片 8255A 的工作方式 123.2.3 可编程定时器 /计数器 8253的工作方式 133.3 各芯片的连接 133.3.1 各芯片与 CPU的连接 133.3.2 各芯片之间的连接和与外设的连接 134 软件设计 144.1 子程序流程图 144.2 子程序清单 15小结 16参考文献 17课程设计图纸 18程序清单 181 课程设计任务书1.1 课程设计内容设计一个具有 8 路抢答的抢答器,利用并行接口和开关键;规律开关K0 K7代表抢答按钮,当某个规律开关闭合时,相当于
3、抢答按钮按下,此时在七段数码管上将其号码显示出来,并使喇叭响一声;启动运算机,运算机自动为系统各芯片进行初始化,抢答器开头工作;竞赛开头,在主持人按下开头键,绿灯亮后,选手才可开头抢答,否就违规;如选手抢答胜利, LED显示器显示选手号码,扬声器鸣叫;如选手抢答违规(主持人未按开头键), LED显示器显示违规选手号码,红灯亮,扬声器报警,并依据竞赛规章进行对该选手进行扣分;如系统提示某号选手抢答违规,主持人仍未按开头键,此时该号选手又按下抢答键, LED显示器显示该选手的号码;本系统开机后,如主持人既未按复位键又未按开头键,此时有选手按下抢答键,系统提示红灯亮,并报警;注:1) 抢答胜利,扬声
4、器的鸣叫声音频率为 1KHz(1.5KHz);2) 抢答失败,扬声器的鸣叫声音频率为 0.5KHz(1KHz);3) 扬声器鸣叫或报警的时间为 12s(10s);2 总体设计2.1 总体设计思路抢答器设计可以分为以下几个部分:数码显示,中断掌握等功能,故初步分析需要用 8255,8259,8253 等芯片;经过分析, 试验关键在于精确判定出最先抢答者的序号并锁存,而同时不理会其他抢答者的信号;因此,我们选用可编程并行接口芯片8255A,采纳方式 0,PA 接口做输入,接收抢答信号,并用PB接口做输出通过编程将抢答组号输出到数码 管显示;PC接口用 PC0接扬声器通过芯片掌握其发声, PC7接口
5、接收开头的脉冲信号,当接收到高电平常开头一轮抢答;可将8 个按钮通过一个 8 位并行输入口 接至微机中;当主持人启动抢答过程后,微机通过该并行输入口循环对8 路抢答信号进行采样;当采样到那一组的抢答信号已经发出,就马上停止采样,并记录下该组的组号;抢答按钮可以参照下图进行设计:+1图 2.1 抢答按钮电路由图可知,当 8 组都没按下按钮,送至并行接口的8 位抢答状态都是 0,而当微机采样到其中一位数据不为 0 时,就表示有一组获得了抢答机会,然后通过逐位查询个位状态就可判定出哪一组抢答胜利,并利用并行输出接口将其组号显示出来,在这试验中,可仅用一位 7 段数码管显示抢答胜利的组号;由于本系统要
6、求对犯规的组号亮红灯警示,所以需要一个启动按钮,在主持人按下启动按键之前,假如有抢答钮被按下,就该抢答选手犯规,可以通过并行接口输出一个信号使该组的红色发光二级管亮以示犯规;为了对抢答后的时间进行掌握,可利用可编程定时 / 计数器 8254,采纳方式 0, 先置计数初值,再计时,当计时时间到后,由并行接口输出一个响铃信号提示抢 答选手的回答时间已到;综上所述,硬件设计电路如下图:启动按钮及电路并微并七段码显示器微机扩行接犯规指示 LED译展总AB码口电8 路抢答按钮电路路线插电定时器时钟电路孔驱动器图 2.2 硬件结构示意图其中 8255 与 8986 连接图 2.3 如下:图 2.3 808
7、6 与 8255 连接图2.2 硬件总体设计2.2.1 系统方案抢答器所要器件 :中断优先级治理器 8259A,可编程并行接口芯片 8255,可编程定时器 / 计数器 8254,三个一样的驱动器,黄、红、绿三个发光二级管, 13 个电阻,一个 8 输入与非门,一个非门,一个扬声器,一个 LED显示器, 10 个按键;2.2.2 内存单元编址8259A的端口为 20H,21H;8255A的端口地址为 80H,81H,82H,83H;8254 的端口地址为 40H,41H,42H,43H;2.2.3 键盘、扬声器及显示功能的定义10 个按键中,一个开头键一个复位键,另外 8 个用做 8 位选手的抢
8、答按键;扬声器用与黄、红、绿三个发光二极管协作使用,黄灯亮扬声器鸣叫表示抢答胜利,红灯亮扬声报警表示抢答违规报警,绿灯亮扬声器不鸣就表示主持人已按下开头键;LED显示器显示的内容与选手号对应,抢答胜利或违规都要显示;2.3 软件总体设计2.3.1 储备单元的安排、标志位的含义定义一个 TAB变量用来储备 19 的字形码信息,如下表:表 2.1定义一个 BZ变量作为标志位,用来显示选手抢答是否违规, BZ=0FFH时表示主持人已经按下开头键选手可以作答, BZ=00H时,表示主持人未按开头键,选手不行以作答;2.3.2 主程序流程图开头设置 LED 字型码初值,标志位初值对 8259A、8255
9、A、8253 进行初始化设置抢答按钮中断向量并使 IF 置开放中断先从 82H 口中读一个字先从 82H 口中读一个字检测开头键是否按下检测开头键是否弹起关闭 LED显示器点亮绿灯先从 82H 口中读一置标志位值为 FFH使 IF=1 开放中断检测复位键是否按下先从 82H 口中读一个字检测复位将是否弹起关闭 LED显示器、指标灯将标志位清零,使 IF=1 开入中终止图 2.4主程序流程图3 硬件设计3.1 系统所选用芯片介绍3.1.1 中断优先级治理器 8259A 8259A内部结构:8259A采纳 NMOS工艺制成,有 28 根引脚,全部输入、输出端与 TTL电平兼容,单一电源( Vcc
10、=+5V)供电; 8259的内部主要组成部分,包括处理部件(中断恳求寄存器 IRR、优先级鉴别器 PR及现行服务寄存器 ISR)、掌握部件(掌握规律及中断屏蔽寄存器 IMR)、数据总路线缓冲器、读写规律以及级联缓冲器比较器等5 个部分;8259A主要的外部引脚:图 3.1 8259A 引脚图D0D7:双向数据线, CPU与 8259 间利用这个数据总路线传送数据及命令;WR :写掌握输入信号,同掌握总路线上的 IOW 信号相连;RD :读掌握输入信号,同掌握总路线上的 IOR 信号相连;A0:地址挑选信号,用来对 8259A内部的两个可编程寄存器进行挑选;CS :片选输入信号,低电平有效;有郊
11、时可通过数据总路线设置命令并对内部寄存器进行读出;当进入中断响应时序时,该引脚状态与进行的处理无关;INT:由 8259A向 CPU发出的中断恳求信号;INTA :输入信号,接收 CPU送来的中断响应信号 INTA;IR0IR7:8 个中断恳求输入信号,高电平或上升沿有效;用于接收外设接口来的中断恳求;8259A工作方式:a) 优先级设置方式:全嵌套方式,特别嵌套方式,轮转优先级方式,特别轮转优先级方式b) 中断源屏蔽方式:一般屏蔽方式、特别屏蔽方式c) 中断终止方式:中断自动终止方式、中断非自动终止方式d) 系统总路线连接方式:缓冲方式、非缓冲方式e) 中断恳求信号触发方式:边沿触发方式、电
12、平触发方式8259A命令字设置格式:表 3.1 主片初始化命令字设置表 3.2 从片初始化命令字设置表 3.38259A 操作命令字格式3.1.2 可编程并行接口芯片 8255A 8255A 内部结构:8255A芯片是一个采纳 NMO工S艺制造的 40 引脚双列直插式( DIP)封装组件;8255A有 3 个 8 位数据端口,即 A口、B口及 C口,它们都可以分别作为输入口或输出口使用; A组掌握与 B组掌握;读写掌握规律;数据总路线缓冲器;8255A主要的外部引脚:PA7PA:0图 3.2 8255A引脚图A口的 8 条 I O线;8 条线只能同时作为输入或输出,不能分开使用,可设置成双向口
13、,也只有A口答应这样做;PB7PB:0 B口的 8 条 I O线;不行以设置成双向口,其它和 A口一样;PC7PC:0 C口的 8 条 I O线;不行以设置成双向口,但它可以分拆为两组即高 4 位和低 4 位,这两组可以任意设置为输入或输出;除了作为独立的I O 线外, C口仍常常为 A口、B口服务,协作 A 口、B口作联络线使用;A1、A0:端口地址挑选信号;用于挑选 8255A的 3 个数据端口和一个掌握口;当 A1A0=00时,挑选端口 A;为 01 时,挑选端口 B;为 10,挑选端口 C;为11 时,挑选掌握口;8255A工作方式:方式 0:基本的输入 / 输出方式; A口、B口、C
14、口都可以工作在些方式下;方式 1:选通输入/ 输出方式(应答方式); A口、B口工作在此方式下;方式 2:双向传输方式;只有 A口可以工作在此方式下;表 3.4 8255A方式掌握字格式3.1.3 可编程定时器 / 计数器 82538253内部结构:8253采纳 NMOS工艺制成,有 24 个引脚,全部输入、输出端均 TTL电平兼 容,单一电源( Vcc=+5V)供电,最高计数速率为 2.6MHz;它包括 3 个计数器(即计数器 0、1、2)、数据总路线缓冲器、读写规律以及掌握寄存器等分;8253外部引脚:4 个部图 3.3 8253外部引脚A1、A0:地址输入线,用来址 8253 内部的 4
15、 个端口,即 3 个计数器和 1 个掌握字寄存器与 CPU系统地址线相连;CLK0、CLK1、CLK2:时钟脉冲输入端,用于输入定时脉冲或计数脉冲信号;CLK可以是系统的时钟脉冲,也可以由系统时钟分频或者其他脉冲源供应;当用于定时时,这个脉冲必需是匀称的、连续的、周期精确的,而用于计数时,这个脉冲可以是不匀称的、断续的、周期不定的;GATE、0GATE、1GATE:3 门控输入端,用于外部掌握计数器的启动计数和停止计数的操作;两个或两个以上计数器连用时,可用此信号同步,也可用于与外部某信号的同步;OUT、0OUT、1OUT2:计数输出,当计数器从初值开头完成计数操作进, OUT引脚输出相应的信
16、号;8253 工作方式:方式 0:减 1 计数到 0,产生中断恳求信号;方式 1:减 1 计数到 0,产生可重复触发的单稳态负脉冲信号;方式 2:减 1 计数到 1,分频器(速率信号发生器);方式 3:减 1 计数到初值的 12,方波发生器;方式 4:减 1 计数到 0,软件触发产生选通负脉冲信号;方式 5:减 1 计数到 0,硬件触发产生选通负脉冲信号;表 3.5 8253方式掌握字格式3.2 芯片工作方式3.2.1 中断优先级治理器 8259A的工作方式芯片掌握 ICW1:采纳边沿触发,单片 8259,要写入 ICW4掌握字中断类型码 ICW2:设置 IR0IR7 的中断类型码依次为 08
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022 八路 抢答 设计方案 报告
限制150内