2022年基于FPGA的多功能波形发生器设计课程设计.docx

《2022年基于FPGA的多功能波形发生器设计课程设计.docx》由会员分享，可在线阅读，更多相关《2022年基于FPGA的多功能波形发生器设计课程设计.docx（33页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品学习资源课 程 设 计题学专班姓目院业级名多功能波形发生器地设计信息工程学院指导老师年月日摘要2Abstract3多功能波形发生器地设计41. 课题简介51.1 课设目地51.2 课设要求52 设计方案72.1 方案挑选72.2 设计原理72.3 设计流程83 仿真结果13欢迎下载精品学习资源3.1 编译警告133.2 编译结果143.3 建立仿真文件143.4 仿真结果163.5 RTL 视图174 程序分析194.1 VHDL 语言分析194.2 主要函数语句分析195 小结216 参考文献227 附录源程序代码23摘要多功能信号发生器已成为现代测试领域应用最为广泛地通用仪器之一，代表

2、了信号源 地进展方向 .直接数字频率合成 DDS 是二十世纪七十岁月初提出地一种全数字地频率合成技术，其查表合成波形地方法可以满意产生任意波形地要求.由于现场可编程门阵列FPGA 具有高集成度、高速度、可实现大容量储备器功能地特性，能有效地实现DDS 技术，极大地提高函数发生器地性能，降低生产成本.本文第一介绍了函数信号发生器地讨论背景和DDS 地理论 .然后详尽地表达了利用VHDL语言描述 DDS 模块地设计过程，以及设计过程中应留意地问题.文中具体地介绍了多种信号地发生理论、实现方法、实现过程、部分VHDL代码以及利用 Quartus 仿真地结果.欢迎下载精品学习资源文中仍介绍了 Alte

3、ra 公司地 DE2 多媒体开发平台地部分功能及使用，并最终利用DE2 平台完成了多功能信号发生器地大部分功能.包括由LCD 显示和按键输入构成地人机界面和多种信号地发生 .数字模拟转换器是BURR-BROWN公司生产地 DAC902.该信号发生器能输出8 种不同地信号，并且能对输出信号地频率、相位以及调制信号地频率进行修改设定 .关键词： VHDL D/A接口AbstractMulti function signal generator has become the most widely used in modern testing field of general instrument,

4、 and has represented one of the development direction of the source. Direct digital frequency synthesis DDS is a totaly digital frequency synthesis technology, which been put forward in the early 1970s. Using a look-up table method to synthetic waveform, it can satisfy any requirement of waveform pr

5、oduce. Due to the field programmable gates array FPGA withhighintegrity,highspeed, and large storage properties,itcan realizethe DDStechnology effectively, increase signal generator s performance and reduce production costs.Firstly, this article introduced the functionsignal generator of the researc

6、h background and DDS theory. Then, it described how to design a DDS module by VHDL,and introduced various signal occurs theory, method and the implementation process, VHDL code and simulation results.This paper also introduces the function of DE2 multimedia development platform,and completed most of

7、the functionsof multi-functionsignalgenerator on DE2platformfinally. Includingthe occurrence of multiple signal and the man-machine interface which composedby LCD display and key input. Digital-to-analog converters is DAC902, which produced by company BURR-BROWN.This signal generator can output eigh

8、t different kinds of signals, and the frequency of the output signal, phase and modulation frequency signal also can be modifyed.Keywords: VHDL D/A Interface欢迎下载精品学习资源多功能波形发生器地设计信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛地应用.它能够产生多种波形，如三角波、锯齿波、矩形波（含方波）、正弦波等，在电路试验和设备检测中具有非常广泛地用途.例如在通信、广播、电视系统中，都需要射频（高频）发射，这里地射频波就

9、是载波，把音频（低频）、视频信号或脉冲信号运载出去，就需要能够产生高 频地振荡器 . 在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等，都需要功率或大或小、频率或高或低地信号发生器.传统地信号发生器主要有两类：正弦波和脉冲波信号发生器，而函数发生器介于两类之间.它能够供应正弦波、锯齿波、方波、三角波等几种常用标准波形，产生其它波形时，需要采纳较复杂地电路和机电结合地方法.这个时期地波形发生器多采纳模拟电子技术，但是模拟器件构成地电路存在着尺寸大、价格贵、功耗大等缺点.而且要产生地信号波形越复杂，就电路结构也会越复杂.同时仍有两个突出问题，一是通过电位器地调剂

10、来实现输出频 率地调剂，因此很难将频率调到某一固定值；二是脉冲地占空比不行调剂.现代科学技术地飞速进展对信号源提出了越来越高地要求.这些要求主要表现在高辨论率、高输出频率、任意波形等方面.此时传统地信号发生器已经无法满意要求.直接数字频率合成（Direct DigitalSynthesizer 简称 DDS ）技术是一种新地全数字地频率合成原理，它从相位地角度动身直接合成所需波形. 这种技术由美国学者J Tiercy ，M Rader 和 B Gold 于 1971 年首次提出，但限于当时地技术和工艺水平，DDS 技术仅仅在理论上进行了一些探讨，而没有应用到实际中去.但是随着电子技术地飞速进展

11、，微处理器性能大幅提高，高速地 D/A 以及随机储备器大量涌现， DDS 技术已经变得很简洁实现 . 它已广泛应用于通讯、雷达、遥控测试、电子对抗以及现代化地仪器外表工业等很多领域. 将其与简洁电路相结合就可以精确模拟仿真各种信号 .不论是在生产、试验仍是在科研与教案上，多功能信号发生器都是用于仿真试验地正确工具 .随着我国经济和科技地进展，对相应地测试仪器和测试手段也提出了更高地要求，多功能信号生器己成为测试仪器中至关重要地一类，因此开发多功能信号发生器具有重大意义.欢迎下载精品学习资源1. 课题简介1.1 课设目地（1） 懂得多功能波形发生器地结构组成（2） 懂得利用 FPGA 芯片实现多

12、种波形地产生方法（3） 懂得一种复杂 FPGA 电路地设计1.2 课设要求设计一个多功能波形发生器.该波形发生器能产生正弦波、方波、三角波和由用户编辑地特定外形波形 .具体要求如下：（1） ） 具有产生正弦波、方波、三角波、锯齿波4 种周期性波形地功能 .（2） ） 用键盘输入编辑生成上述4 种波形（同周期）地线性组合波形.（3） 具有波形储备功能 .（4） 输出波形地频率范畴为100Hz 200kHz ；重复频率可调，频率步进间隔100Hz.（5） 输出波形幅度范畴0 5V （峰-峰值），可按步进0.1V（峰 -峰值）调整 .（6） 具有显示输出波形地类型、重复频率（周期）和幅度地功能.（7

13、） 用键盘或其他输入装置产生任意波形.多功能波形发生器系统由以下四部分组成：输入部分、 FPGA 部分、 DAC 、显示部分组成 .欢迎下载精品学习资源图 1 多功能波形发生器系统框图1.3 课设工具本次设计是基于 Altera公司地 QuartusII软件.Quartus II是 Altera公司地综合性 PLD开发软件，支持原理图、 VHDL、 VerilogHDL 以及 AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有地综合器以及仿真器，可以完成从设计输入到硬件配置地完整 PLD设计流程 .QuartusII支持 Alter

14、a地 IP 核，包含了 LPM/MegaFuction 宏功能模块库， 使用它，可以简化设计地复杂性，加快设计速度.QuartusII平台支持一个工作组环境下地设计要求，其中包括支持基于Internet地协作设计 . 此外， QuartusII通过和 DSP Builder 工具与 Matlab/SIMULINK 相结合，可以便利地实现各种 DSP应用系统；支持 Altera地片上可编程系统开发，集系统级设计、嵌入式软件设计、可编程规律设计于一体，是一种综性地开发平台.欢迎下载精品学习资源2 设计方案2.1 方案挑选1、模拟锁相环实现模拟锁相环技术是一项比较成熟地技术.应用模拟锁相环，可将基准

15、频率倍频，或分频 得到所需地频率，且调剂精度可以做到相当高、稳固性也比较好.但模拟锁相环模拟电路复杂，不易调剂，成本较高，且由于受模拟器件地影响，波形变换调剂时间较长，输出波形地毛刺较多，因此模拟锁相环实现在低频（0500KHz ）信号发生系统中不是很好地方案. 2、直接数字频率合成实现直接数字频率合成（DDFS ）技术是经典地数字频率合成技术.由于数字量地可操作性远远高于模拟量，采纳DDFS 地优点在于频率精度高、波形调剂便利、且输出波形毛刺少等.基于单片机地数字波形发生系统受单片机指令频率地限制，输出波形频率较低，而基于FPGA 地波形发生系统就不存在这样地问题，其输出频带较单片机实现有很

16、大地展宽.本系统设计选定以FPGA 作为系统掌握核心地直接数字频率合成实现方案.2.2 设计原理采纳 DDS 技术可以很便利地产生各种高质量地波形.DDS 技术是从相位概念动身之结合成所需要波形地一种频率合成技术.以正弦波为例，第一要依据肯定地采样点数将正弦波形一个周期地数据信息存于ROM 表中，表中包含着一个周期正弦波地数字幅度信息，每个地址对应正弦波中0 到 360 度范畴内地一个相位点地幅度值，查找表时即是把输入地地址相位信息映射成正弦波幅度地数字量信号，通过设置地输出端口输出.在实物设计中，可以使用 D/A 接口来实现波形信号地输出.为简化设计过程，本设计并未采纳DDS 技术，而是采纳

17、描点输出地方式，实现波形发生器地设计 .程序中设置一个波形地起始点，经过比较、运算得出波形地其他数值，将这些点依次连续输出，从而实现波形地仿真.以递增锯齿波为例，第肯定义初始点为tmp= “ 00000000；”在时钟上升沿到来时，执行tmp lcd7 downto 1 lcd7 downto 1 lcd7 downto 1 lcd7 downto 1 lcd7 downto 1 lcd7 downto 1 lcd7 downto 1 lcd7 downto 1 lcd7 downto 1 lcd7 downto 1 lcd7 downto 1=0000001；end case；end pro

18、cess；欢迎下载精品学习资源综合时，信号y 被添加到敏锐信号表中.其次个警告，认为引脚p180 直接到正电源了 .portclk : in std_logic ；- 时钟信号输入set, clr, up, down, zu, zd : in std_logic ；-各个波形特点地调剂触发信号posting : in std_logic ；- 任意波键盘置入信号u0,d0,sw : in std_logic ；- 方波 A 、B 地切换 sw，和方波 B 地幅度调剂按键ss : in std_logic_vector 3 downto 0 ；- 档位挑选信号sss : in std_logic

19、_vector 4 downto 0 ；- 波形挑选信号Data3, Data2, Data1,Data0 : in std_logic_vector3 downto 0； -BCD 码输入p180 : out std_logic ；- 预留接口lcd : out std_logic_vector7 downto 0；- 显示输出shift : out std_logic_vector3 downto 0；- 位码输出dd, a : out std_logic_vector 7 downto 0 ；- 波形、幅度数据输出但实际上引脚p180 是预留接口未用 .3.2 编译结果图 9 编译结果3

20、.3 建立仿真文件在编译通过后，要建立后缀为 vwf 地仿真波形文件 .执行菜单命令，挑选 new，再挑选需要地 Vector Waveform File，单击 ok.在波形文件编辑方式下，右键挑选 insert 添加信号节点，设置相应地参数 .如下图所示 .欢迎下载精品学习资源图 10 仿真波形文件建立欢迎下载精品学习资源图 11 仿真波形参数设置3.4 仿真结果仿真结果如下图所示欢迎下载精品学习资源图 12 仿真波形3.5 RTL 视图生成地 RTL 视图如下欢迎下载精品学习资源图 13 RTL 视图欢迎下载精品学习资源4 程序分析4.1 VHDL语言分析一个 VHDL语言地设计程序描述地

21、是一个电路单元，这个电路单元可以是一个门电路，或者是一个计数器，也可以是一个CPU ，一般情形下，一个完整地VHDL 语言程序至少包括实体、结构体和程序包三个部分.实体给出电路单元地外部输入输出接口信号和引用信息，结构体给出了电路单元地内部结构和信号地行为特点，程序包定义在设计结构体和实体中将用到地常数、数据类型、子程序和设计好地电路单元等.第一部分是程序包，程序包是用VHDL语言编写地共享文件，定义在设计结构体和实体中将要用到地常数、数据类型、子程序和设计好地电路单元等，放在文件目录名称为 IEEE 地程序包库中 . library ieee ；use ieee.std_logic_1164

22、.all ；use ieee.std_logic_arith.all ；use ieee.std_logic_unsigned.all ；其次部分是程序地实体，定义电路单元地输入/输出引脚名称 .程序地实体名称可以任意取，但必需与VHDL程序地文件名称相同 .实体地标示符是ENTITY ，实体以 ENTITY开头，以 END 终止 .ENTITY fulladder ISPORTa,b,Ci:in std_logic ；Co,s: out std_logic_vector7 downto 0 ；END fulladder ；其中，定义了 a,b, Ci 为输入信号引脚，定义Co,s 为输出信号

23、引脚 .第三部分是程序地结构体，具体描述电路地内部结构和规律功能.结构体有三种描述方式， 分别是行为（ BEHA VIOR ）描述方式、数据流（DATAFLOW ）描述方式和结构描述方式. 其中数据流描述方式又被称为寄存器（RTL ）描述方式 .结构体以表示ARCHITECHTURE 开头，以 END 结尾 .结构体地名称可以任取.architecture behav of fulladder is BEGINs=a xor b xor Ci ；Co 次序语句When 挑选值 = 次序语句.END CASE当执行到CASE 语句时，第一运算表达式地值，然后依据条件句中与之相同地挑选值.执行对应

24、地次序语句，最终终止CASE 语句.表达式可以是一个整数类型或枚举类型地值， 也可以是由这些数据类型地值构成地数组.欢迎下载精品学习资源5 小结通过这次 FPGA课程设计，我对 FPGA地基本原理有了进一步地熟识.FPGA地基础就是数字电路和VHDL语言，其开发需要从顶层设计、模块分层、规律实现、软硬件调试等多方面着手. 开发环境常用地有Altera公司地 Quartus II和 Xilinx公司地 ISE，本次课程设计选用地是Quartus II.此次课程设计暴露了我平常学习中地很多不足. 在设计地过程中我遇到了一些问题，比如对 Quartus 软件地使用仍不太熟识，在编译地时候显现地错误不

25、知道怎么解决，请教了很多同学才弄明白 . 仍有进行仿真之前需要自己建立仿真波形文件，才能进行仿真等等，但在和老师、同学地沟通下，最终我都解决了问题.另一方面我也感受到动手实践地重要性.动手实践是理论学问得以敏捷运用地必要前提，也是今后走上工作岗位之后能够很好地完成设计工作地技术保证.FPGA 是有用性很强地课程，只有多学多用，边学边用，才能促进提高自己地才能.虽然课设完成了，但是我意识到，我对 FPGA 技术仅仅只是停留在入门地阶段，想要有更大地进展，更深化地讨论，仍需要更多地努力与实践.欢迎下载精品学习资源6 参考文献【1】潘松 黄继业 . EDA 技术与 VHDL （其次版） .北京：清华

26、高校出版社，2005.7【2】康华光 .电子技术基础 .北京：高等训练出版社.2006.1【3】付家才 . EDA 工程实践技术 .北京：化学工业出版社，2007.1【4】汉泽西 . EDA 技术及其应用 .北京：北京航空航天高校出版社，2004.5【5】赵刚 .EDA 技术简明教程 .成都：四川高校出版社，2004.6【6】章彬宏 周正林 .EDA 应用技术 .北京：北京理工高校出版社，2007.7【7】刘艳萍 高振斌 李志平 .EDA 有用技术及应用 .北京：国防工业出版社,2006.1欢迎下载精品学习资源7 附录源程序代码library ieee ；use ieee.std_logic_

27、1164.all ；use ieee.std_logic_arith.all ；use ieee.std_logic_unsigned.all ；entity keshe isportclk : in std_logic ；- 时钟信号输入set, clr, up, down, zu, zd : in std_logic ；-各个波形特点地调剂触发信号posting : in std_logic ；- 任意波键盘置入信号u0,d0,sw : in std_logic ；- 方波 A 、B 地切换 sw，和方波 B 地幅度调剂按键ss : in std_logic_vector 3 downto

28、 0 ；- 档位挑选信号sss : in std_logic_vector 4 downto 0 ；- 波形挑选信号Data3, Data2, Data1,Data0 : in std_logic_vector3 downto 0； -BCD 码输入p180 : out std_logic ；- 预留接口lcd : out std_logic_vector7 downto 0；- 显示输出shift : out std_logic_vector3 downto 0；- 位码输出dd, a : out std_logic_vector 7 downto 0 ；- 波形、幅度数据输出end kes

29、he；architecture behav of keshe issubtype word is std_logic_vector 7 downto 0 ；type unit is array63 downto 0 of word； signal ram : unit ；signal qqq : integer range 0 to 250000000 ；signal qq : integer range 0 to 78125000 ；signal tmp : integer range 0 to 9999 ； signal coun : integer range 0 to 78125000

30、 ；signal coun0 : integer range 0 to 250000000 ；signal b : integer range 0 to 78125000 ；signal c : integer range 0 to 500000000 ；signal z, con : integer range 0 to 63 ；signal f : std_logic_vector 7 downto 0 ；signal amp, amp0, d : std_logic_vector7 downto 0；signal bcd0,bcd1,bcd2,bcd3 : integer range 0

31、 to 9 ；signal bcd01,bcd11,bcd21,bcd31 : integer range 0 to 9 ；signal bcd00,bcd10,bcd20,bcd30 : integer range 0 to 9 ；欢迎下载精品学习资源signal y : integer range 0 to 9 ；signal addr : integer range 0 to 63 ；beginqq=781250 when ss=1000 else 7812500 when ss=0100 else 78125000 when ss=0010 else 78125；-qq 信号对应 SW

32、=0 时地档位挑选信号SS，实现方波 A 和其他三种波形地频率预置qqq= 500000 when ss=1000 else 5000000 when ss=0100 else 50000000 when ss=0010 else50000；-qqq 信号对应 SW=1 时地档位挑选信号SS，实现方波 B 地频率预置processclk-此进程分别描述了各种波形地频率、幅度（方波A 地占空比）调剂以及各种波形地任意线-形叠加等 .variable count4 : integer range 0 to 6250000 ；variable count : integer range 0 to 7

33、8125000 ；variable count3 : integer range 0 to 250000000 ；variable count1 : integer range 0 to 12500000 ；variable count0 : integer range 0 to 3249999 ；variable ddd : std_logic_vector9 downto 0 ；variable dd0,dd1,dd2,dd3,dd4 : integer range 0 to 255 ；variable adr : integer range 0 to 63 ；beginif rising

34、_edgeclk then if posting=1 thenif count4=6249999 then count4:=0 ；adr:=conv_integerData3*10+conv_integerData2；-储备单位地址if adr64 thenif set=1 then ramadr=conv_std_logic_vectorconv_integerData1*10+conv_integerData0*2,8； - 对置入地任意波形数据进行储存elsif clr=1 then adr:=0 ；- 储备器全部单元清零for i in 0 to 63 looprami0 ；end loop；end if ；end if ；else count4:=count4+1 ；end if ；欢迎下载精品学习资源elseifset=1 then coun=0 ； b=0 ； coun0=0 ； c=0 ； z=31 ； amp0=01111111 ；欢迎下载精品学习资源addr=0；elsetmp=conv_integerData3*1000+conv_integerData2*100+conv_integerData1*10+conv_integerData0；- 频率数据amp0 then if sw=0 thenif counq