2022年复杂数字电路方案实验报告数字抢答器.docx

《2022年复杂数字电路方案实验报告数字抢答器.docx》由会员分享，可在线阅读，更多相关《2022年复杂数字电路方案实验报告数字抢答器.docx（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品学习资源欢迎下载精品学习资源一. 试验题目名称 :数字式竞赛抢答器复杂数字电路设计试验报告数字式竞赛抢答器欢迎下载精品学习资源二. 试验目的、任务和要求 :设计个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答者使用；抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开头抡答，第一信号鉴别锁存电路得到信号后，用指示灯显示抡答组别，扬声器发出23s 的音响；设置犯规电路，对提前抢答和超时答题 例如 3min 的组别鸣笛示警，并由组别显示电路显示出犯规组别；设置一个计分电路，每组开头预置10分，由主持人记分，答对一次加1分，答错一次减

2、 1分；三. 试验系统结构设计分析1. 模块划分思想和方法；本试验系统分为第一信号鉴别、锁存模块、答题计时电路模块、计分电路模块和扫描显示模块四部分；第信号鉴别锁存模块的关键是精确判定出第一枪答者并将其锁存，在得到第一信号后，将输入端封锁，使其他组的抢答信号无效，可以用触发器或锁存器实现；设置抢答按钮K1、K2、 K3、K4，主持人复位信号reset ，扬声器驱动信号out ；Reset=0 时，第信号鉴别、锁存电路、答题计时电路复位，在此状态下，如有枪答按钮按下，鸣笛示警并显示犯规组别； reset 1时，开头枪答，由第信号鉴别锁存电路形成第一枪答信号，进行组别显示， 掌握扬声器发出音响，并

3、启动答题计时电路，如计时时间到，主持人复位信号仍没有按下就由扬声器发出犯 规示警声；计分电路是一个相对独立的模块，采纳十进制加减计数器、数码管数码扫描显示，设置复位信号reset1 、加分信号 up、减分信号 down， reset1=0 时，全部得分回到起始分10分，且加分、减分信号无效； reset1=1 时，由第一信号鉴别、锁存电路的输出信号挑选进行加减分的组别，每按一次up，第一抢答组加分；每按次down，第一抢答组减一分；硬件系统示意图如下图所示：欢迎下载精品学习资源2. 模块框图和作用；抢答器模块框图抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；主持人“复位”按

4、钮，主持人复位后，开头抡答，第一信号鉴别锁存电路得到信号后，用指示灯显示抡答组别，扬声器发出2 3s的音响；犯规电路，对提前抢答和超时答题 例如 3min的组别鸣笛示警，并由组别显示电路显示出犯规组别；计分电路对每组开头预置10分，由主持人记分，答对一次加1分，答错一次减 1分；扫描显示模块用于实时显示各组选手的得分；3. 各模块引脚定义和作用 .时钟： NET clk LOC = C9 | IOSTANDARD = lvcmos33；加分： NET up LOC = L14 | IOSTANDARD = lvttl | PULLUP；扣分： NET down LOC = L13 | IOST

5、ANDARD = lvttl | PULLUP；A 组抢答按钮：NET K1LOC = H13 | IOSTANDARD = lvttl | PULLDOWN；B 组抢答按钮：NET K2LOC = V4 | IOSTANDARD = lvttl | PULLDOWN；C 组抢答按钮：NET K3LOC = D18 | IOSTANDARD = lvttl | PULLDOWN；D 组抢答按钮：NET K4LOC = K17 | IOSTANDARD = lvttl | PULLDOWN；欢迎下载精品学习资源LED提示灯： NET outalarm LOC = F9 | IOSTANDARD

6、= lvttl | SLEW = slow | DRIVE = 8 ；抢答重置： NET reset LOC = N17 | IOSTANDARD = lvttl | PULLUP；得分重置： NET resetl LOC = H18 | IOSTANDARD = lvttl | PULLUP；LCD各使能端与数据线：NET LCD_RS LOC = L18 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLO；W NET LCD_RW LOC = L17 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SL

7、O；W NET LCD_EN LOC = M18 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLO；W NET data LOC = M15 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW； NET data LOC = P17 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLO；W NET data LOC = R16 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW； NET data LOC =

8、 R15 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW；四. 试验代码设计以及分析 :1. 给出模块层次图；2. 按模块完成的代码及注释 .Justify模块 := 0000；outalarm : out STD_LOGIC := 0；end justify；architecture Behavioral of justify issignal K11, K22, K33, K44: STD_LOGIC:= 0；signal alarm: STD_LOGIC:= 0；signal tempoutput: STD_LOGIC_VECTOR 3

9、 downto 0:= 0000；beginalarm or output1 or output2 or output3 K11 OR output2 OR output3 K22 OR output2 OR output3 K33 OR output1 OR output3K44 OR output1 OR output2；- 有人抢到题，该答了；- 禁止别人再抢答；FindFirst: PROCESSclr, reset, K11, K22, K33, K44 IS beginif reset = 0 or clr = 0 then清零tempoutput3 downto 0 thente

10、mpoutput3 downto 0 thentempoutput3 downto 0 thentempoutput3 downto 0 thentempoutput3 downto 0 IS锁存beginif reset = 0 or clr = 0 then清零output3 downto 0 thenoutput3 downto 0 ；end if；end PROCESS KeepValue；outalarm = alarm；end Behavioral；Violation 模块 := 0000；violation : out STD_LOGIC := 0；end violationju

11、stify；architecture Behavioral of violationjustify issignal tempoutput: STD_LOGIC_VECTOR 3 downto 0:= 0000；signal clk : STD_LOGIC；beginclk ；violation or output1 or output2 or output3； -alarm + flag FindViolation:PROCESS clr, clk, reset ISbeginifclr = 0 then清零tempoutput then有人犯规欢迎下载精品学习资源if K1 = 1 the

12、ntempoutput0 thentempoutput1 thentempoutput2 thentempoutput3 = 1；end if；end if；end process FindViolation；output ；end divider；architecture Behavioral of divider issignal CCLK_500, CCLK_1: STD_LOGIC :=0；beginprocessclk_50M欢迎下载精品学习资源variable count1 : integer range 1 to 25000000 := 1variable count3 : in

13、teger range 1 to 50000 := 1；-1hz；-500Hzbeginifclk_50MEVENT and clk_50M = 1 then ifcount1 = 25000000 then -25000000,10count1 := 1；-1HzCCLK_1 ；elsecount1 := count1 + 1；end if；ifcount3 = 50000 then -50000 count3 := 1；-500HzCCLK_500 ；elsecount3 := count3 + 1；end if；end if；end process ；clk_500 = CCLK_500

14、 ；-500hzclk_1 ；add : in STD_LOGIC；minus : in STD_LOGIC；resetforpoints : in STD_LOGIC；point_ten_A,point_ten_B,point_ten_C,point_ten_D:outSTD_LOGIC_VECTOR3 downto 0 := 0001；欢迎下载精品学习资源point_one_A,point_one_B,point_one_C,point_one_D:outSTD_LOGIC_VECTOR3 downto 0 := 0000；end points；architecture Behaviora

15、l of points is signal key : STD_LOGIC；beginkey isvariableppoint_ten_A,ppoint_ten_B,ppoint_ten_C,ppoint_ten_D:STD_LOGIC_VECTOR3downto 0 := 0001；variableppoint_one_A,ppoint_one_B,ppoint_one_C,ppoint_one_D:STD_LOGIC_VECTOR3downto0 := 0000；beginif resetforpoints = 0 then分数重置ppoint_one_A := 0000；ppoint_t

16、en_A := 0001；ppoint_one_B := 0000；ppoint_ten_B := 0001；ppoint_one_C := 0000；ppoint_ten_C := 0001；ppoint_one_D := 0000；ppoint_ten_D := 0001；elseif keyevent and key = 1 then加分if add = 1 thenif input = 0001 thenif ppoint_one_A = 1001 then ppoint_one_A := 0000；ppoint_ten_A := ppoint_ten_A + 1；elseppoint

17、_one_A := ppoint_one_A + 1；end if；elsif input = 0010 thenif ppoint_one_B = 1001 then ppoint_one_B := 0000；欢迎下载精品学习资源欢迎下载精品学习资源elseppoint_ten_B := ppoint_ten_B + 1；ppoint_one_B := ppoint_one_B + 1；欢迎下载精品学习资源end if；elsif input = 0100 thenif ppoint_one_C = 1001 then ppoint_one_C := 0000；ppoint_ten_C :=

18、 ppoint_ten_C + 1；elseppoint_one_C := ppoint_one_C + 1；end if；elsif input = 1000 thenif ppoint_one_D = 1001 then ppoint_one_D := 0000；ppoint_ten_D := ppoint_ten_D + 1；elseppoint_one_D := ppoint_one_D + 1；end if；end if；-inputelsif minus = 1 then减分if input0 = 1 thenif ppoint_one_A = 0000 then ppoint_o

19、ne_A := 1001；ppoint_ten_A := ppoint_ten_A - 1；elseppoint_one_A := ppoint_one_A - 1；end if；end if；if input1 = 1 thenif ppoint_one_B = 0000 then ppoint_one_B := 1001；ppoint_ten_B := ppoint_ten_B - 1；elseppoint_one_B := ppoint_one_B - 1；end if；end if；if input2 = 1 thenif ppoint_one_C = 0000 then欢迎下载精品学

20、习资源欢迎下载精品学习资源elseppoint_one_C := 1001；ppoint_ten_C := ppoint_ten_C - 1；ppoint_one_C := ppoint_one_C - 1；欢迎下载精品学习资源end if；end if；if input3 = 1 thenif ppoint_one_D = 0000 then ppoint_one_D := 1001；ppoint_ten_D := ppoint_ten_D - 1；elseppoint_one_D := ppoint_one_D - 1；end if；end if；-inputend if；end if；e

21、nd if；point_one_A = ppoint_one_A；point_ten_A = ppoint_ten_A；point_one_B = ppoint_one_B；point_ten_B = ppoint_ten_B；point_one_C = ppoint_one_C；point_ten_C = ppoint_ten_C；point_one_D = ppoint_one_D；point_ten_D ；end shaking；architecture Behavioral of shaking is signal flag : STD_LOGIC := 0；beginprocessc

22、lk500, input isvariable count : integer := 0；beginifclk500event and clk500 = 1 thenif input = 1 and count = 0 then有输入，将输入延展count := count + 1；flag thenif count then-500count := count + 1；elsecount := 0；flag = 0；end if；end if；end if；end process ；output 欢迎下载精品学习资源entity timer isPort clk1 : in STD_LOGI

23、C； -1hzviolationflag : in STD_LOGIC；input : in STD_LOGIC_VECTOR 3 downto 0；reset : in STD_LOGIC；clr : in STD_LOGIC；resetforpoints : in STD_LOGIC；timeout : out STD_LOGIC；end timer；architecture Behavioral of timer is signal en : STD_LOGIC；beginen is variable count : integer := 0；beginif en = 0 thencou

24、nt := 0；timeout then-正常答题中if clk1event and clk1 = 1 thenif count then 50s count := count + 1；elsif count then超时，鸣响直至55s count := count + 1；timeout = 1；- 超时欢迎下载精品学习资源elsetimeout ：entity timer3 isPort clk1 : in STD_LOGIC； -1hzviolationflag : in STD_LOGIC；input : in STD_LOGIC_VECTOR 3 downto 0；reset :

25、in STD_LOGIC；clr : in STD_LOGIC；resetforpoints : in STD_LOGIC；timeout : out STD_LOGIC；end timer3；architecture Behavioral of timer3 is signal en : STD_LOGIC； beginen and clr and resetforpoints；process clk1, en, violationflag, input is variable count : integer := 0；beginif en = 0 thencount := 0；timeou

26、t then-犯规if clk1event and clk1 = 1 then欢迎下载精品学习资源if count thencount := count + 1；timeout = 1；- 提示犯规else 清零timeout ：entity timer1 isPort clk1 : in STD_LOGIC； -1hzviolationflag : in STD_LOGIC；input : in STD_LOGIC_VECTOR 3 downto 0；reset : in STD_LOGIC；clr : in STD_LOGIC；resetforpoints : in STD_LOGIC；t

27、imeout : out STD_LOGIC；end timer1；architecture Behavioral of timer1 is signal en : STD_LOGIC； beginen is variable count : integer := 0；begin欢迎下载精品学习资源if en = 0 thencount := 0；timeout then抢答胜利if clk1event and clk1 = 1 then if count thencount := count + 1；timeout = 1；- 提示elsetimeout ：entity timer2 isP

28、ort clk500 : in STD_LOGIC； -500hzclr_in : in STD_LOGIC；clr_out : out STD_LOGIC；end timer2；architecture Behavioral of timer2 is signal flag : STD_LOGIC := 1；beginprocess clk500, clr_in isvariable count : integer := 0；欢迎下载精品学习资源欢迎下载精品学习资源begin的宽度if clk500event and clk500 = 1 then if clr_in = 1 thencount := count + 1；end if；ifcount /= 0 thenif count = 100 and count then-产生清零信号 , 滞后100,100flag = 200 then-200 flag = 1；count := 0；欢迎下载精品学习资源elsecount := count + 1；欢迎下载精品学习资源end process ；end if；end if；end if；欢迎下载精品学习资源clr_out = flag；end Behavioral；LCD模块：欢迎下载