2022年多功能数字钟电路的设计与仿真-上海大学.docx

《2022年多功能数字钟电路的设计与仿真-上海大学.docx》由会员分享，可在线阅读，更多相关《2022年多功能数字钟电路的设计与仿真-上海大学.docx（13页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品学习资源电子技术课程设计报告多功能数字钟电路的设计与仿真上海高校机自学院自动化系电气工程及其自动化专业:*学号:*指导老师 : 徐昱琳2021 年 6 月 26 日欢迎下载精品学习资源一、任务及要求用中小型规模集成电路设计一个多功能数字钟电路，在 EDA软件上完场硬件系统的仿真；多功能数字钟电路的技术指标如下：时间以 24 小时为一个周期 ;数值显示时、分、秒 ;有校时功能 ,可以分别对时及分进行单独校时,使其校正到标准时间 ;具有整点报时功能 ,当时间到达整点前 5 秒进行蜂鸣报时 ;具有闹钟功能，当时间到达预设的时间进行蜂鸣闹铃；为了保证计时的稳固及精确须由石英晶体振荡器供应时间基准信

2、号；二、数字钟介绍；数字钟的构成：数字式计时器应由秒发生装置、计秒，计分，计时部分、时间显示部分、时间校正和闹钟报时等几部分组成； 所涉及的电子器件主要有振荡器、加法计数器、 译码器、显示器、寄存器、比较器等；其中，振荡器组成标准秒信号发生器；由不同进制的计数器、 译码器和显示器组成计时， 显示系统； 寄存器和比较器构成定点报时系统；其结构原理图如下：三、具体的电路模块及电路设计过程如下：1、秒脉冲器； 秒脉冲器可以产生频率为 1Hz 的方波信号； 其精确程度直接影响到电子钟计时的精确程度； 试验要求使用石英晶体振荡器作为秒脉冲器， 供应时间基准信号；石英晶体构成的秒脉冲器结构图如下：欢迎下载

3、精品学习资源CD4060由一振荡器和 14 级二进制串行计数器位组成； 其中的振荡器与石英电路构成石英振荡器， 可产生频率为 32768Hz=215Hz的方波信号；再通过 14 级二进制计数器分频；通过 14 次分频后可产生频率为 2Hz 的方波信号；再将 2Hz 的方波信号通过 D 触发器进行分频，可获得频率为1Hz 的秒脉冲信号；74LS74芯片介绍：74LS74是双路 D 型上升沿触发器 ，带独立的数据 D输入、时钟 CP输入、设置 SD和复位 RD输入、以及互补的 Q 和 Q 输出；设置和复位为异步低电平有效， 且不依靠于时钟输入； 74LS74数据输入口的信息在时钟脉冲的上升沿传输到

4、 Q 口；为了获得预想中的结果， D 输入必需在时钟脉冲上升沿来临之前，保持稳固一段就绪时间；仿真中可用 74LS74中的 D 触发器来对 2Hz 的方波信号进行分频以获得频率为 1Hz 的秒脉冲信号；最终的石英晶体秒脉冲电路如以下图所示：由于 Mulitisim 软件不能仿真 4060 的晶体振荡电路，无法生成秒脉冲；故仿欢迎下载精品学习资源真电路中临时以电压为 5V，频率为 1Hz 的方波信号代替石英晶体振荡电路；实际中就使用上图中的石英晶体秒脉冲电路；2、计时电路：分和秒的计时电路由 60 进制的计数器构成，其中个位为十进制计数器；十位为六进制计数器；二者级联即可构成60 进制计数器；小

5、时的计时电路由 24 进制，其中个位为十进制计数器，只不过十位为 2 时个位需要满四清零；十位为二进制计数器，实现方法是个位为 4，十位为 2 时反馈清零；二者级联即可构成 24 进制计数器；计数芯片选用 74HC160；74HC160芯片的管脚与 74HC161的管脚完全相同， 不过 160 为 10 进制计数器， 161 位四位二进制即 16 进制计数器；相比之下 160 使用起来更简洁；计数方法采纳反馈清零法；分秒计时电路如下：其中 IO18是状态输出端，接译码器； IO9 是进位端，接下一个计时电路的CP端； IO10 是初始 CP输入端，接秒脉冲信号；U2 为十进制计数器，当个位计数

6、到9 时， RCO会输出一个高电平，个位清零时高电平立刻消逝，其余时刻均为低电平；即刚刚到9 时，会输出上升沿，刚刚清零时，输出下降沿；通过非门，就可以在刚刚清零时输出上升沿，从而实现 对十位的进位；U1 为六进制计数器，通过反馈清零法实现计数；当清零信号与电源VCC信号的与非即可获得进位信号；小时计时电路如以下图：欢迎下载精品学习资源其中 IO18是状态输出端， 接译码器； IO9 是 CP输入端， 接分计时器的进位端；U1 为十进制计数器，当个位计数到9 时， RCO会输出一个高电平，个位清零时高电平立刻消逝，其余时刻均为低电平；即刚刚到9 时，会输出上升沿，刚刚清零时，输出下降沿；通过非

7、门，就可以在刚刚清零时输出上升沿，从而实现 对十位的进位；当小时的十位数值为2 时，就 U1 必需满四清零，这个通过与非门 U3A 实现；U2 为二进制计数器，实现方法个位4 和十位 2 的同时反馈清零；这个通过与非门 U3A 实现；3、译码电路及显示电路为了能够使计时电路的状态能够变为十进制数字显示， 必需要将计时电路输出的二进制数值通过译码器输出到显示器；译码芯片挑选 CD4511芯片；显示器选用七段数字显示器；CD4511芯片介绍：CD4511 是一片 CMOS BCD 锁存/7 段译码/ 驱动器，用于驱动共阴极LED数码管显示器的 BCD 码；特点：具有 BCD转换、消隐和锁存掌握、七

8、段译码及驱动功能的 CMOS电路能供应较大的拉电流；可直接驱动共阴LED数码管；A0A3：二进制数据输入端CD4511引脚图 BI：输出消隐掌握端 LE：数据锁定掌握端 LT：灯测试端YaY：g 数据输出端VDD：电源正VSS：电源负CD4511真值表如下欢迎下载精品学习资源七段数字显示器介绍它是将七个发光二极管按肯定的方式排列起来，七段a、b、c、d、e、f、g各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字；a数字显示器分段布置图b段组合图七段数字显示器的内部接法a 共阳极电路b供应及电路译码电路及显示电路图如下：欢迎下载精品学习资源其中电阻 R1 作用是稳固数值显示 ,I

9、O14 为计时状态输入端，接计时器的状态输出端；4、时间校准电路校时电路有各类开关组成，开关类型见图校时电路图如下：欢迎下载精品学习资源其中 U1 最上端为余外端，与非门余外端接高电平；IO1IO9 分别接：分的十位的计时芯片 Qc、Qa 输出端，个位的计时芯片的 Qd、Qa 输出端，秒的十位的计时芯片的 Qc、Qa 输出端，个位的计时芯片的 Qc、Qb、Qc、Qa、Qd 输出端；6闹钟电路闹钟电路由两部分电路组成， 一个为定时电路， 用来储存输入的预置的闹钟信号，另一个为比较电路，用来比较闹钟信号与计时电路的输出信号是否一样， 假设一样就输出高电平来促使蜂鸣器工作；定时电路的电路与计时电路基

10、本一样； 去掉计时电路的秒， 并且将小时、 分的个位的芯片 CP端接手动调成按钮，即可获得闹钟电路闹钟电路的定时电路部分如以下图所示其中 IO1 与 IO4 串联在小时个位计时芯片 CP端和分十位计时进位端之间， IO2 与 IO5 串联在分个位计时芯片 CP端和秒十位计时进位端之间， IO3 与 IO5 串联在秒个位计时芯片 CP端和秒脉冲信号端之间；开关S4 在上方是为校准状态， 在下方为计时状态； S1 为调时按钮， S2为调分按钮， S3为调秒按钮；5、整点报时电路整点报时电路要求在 59 分 55 到 59 分 59 秒均输出高电平供电给蜂鸣器， 促使蜂鸣器发生； 可以将计时芯片输出

11、的二进制状态通过各种门组合，使其在特定的时间输出高电平；整点报时电路图如下：欢迎下载精品学习资源其中 IO116 分别按次序连接比较电路的各B 接口；同时为了显示便利，IO116仍要接额外译码显示电路；闹钟电路的比较电路部分， 闹钟的比较部分需要用到数值比较器；这里可以用74HC85 芯片；74HC85是四位数值比较器；将四片 74HC85 芯片串联起来就可以得到16位数值比较器；串联的方法便是将其中一片 85 芯片的各 I 端口依次与另一个 85 芯片的 Q端口相连；各 A 端口和各 B 端口用于输入用来比较的数值；74HC85的功能表如下闹钟的比较部分的电路图如下欢迎下载精品学习资源其中各

12、 A 端口按序依次接计时电路的状态输出，各B 端口按序依次接定时电路的状态输出7、总电路图如下其中为了连线便利以及连线干净， 电路图使用了总线连接的方法 粗线为总线；四、电路的仿真及指标验证；1、打开仿真开关；欢迎下载精品学习资源2、仿真校准时间功能：把校准开关往右拨，进入校准状态；调剂计时时间为9 点 29 分；然后将校准开关往左拨，进入计时状态；电子钟正常工作；如以下图所示，已经走了 7 秒；3仿真整点报时：为了显示清晰，蜂鸣器旁边再接一个指示灯；这样便于观察；将时间调到 9 点 59 分 30 秒，然后计时；到 9 点 59 分 55 秒时，指示灯亮，说明蜂鸣器工作， 10 点 00 分

13、 00 秒时，指示灯熄灭，说明蜂鸣器停止工作；蜂鸣器工作连续 5 秒钟调至 59 分 30 秒，初始灯不亮：计入计时状态，到了 59 分 55 秒，灯亮：欢迎下载精品学习资源到了 10 点 00 分 00 秒，灯熄灭：4、仿真闹钟功能：将闹钟定时至 10 点 01 分，开头计时：闹钟定时按钮在下方时间走到 10 点 01 分 00 秒，指示灯亮，说明蜂鸣器工作：欢迎下载精品学习资源一分钟后，定时时间与计时时间不同，指示灯灭，说明蜂鸣器停止工作：五、个人小结多功能数字电子钟电路的设计需要用到很多芯片， 这就要求我对各类芯片功能有较好的把握；通过查阅数电教科书以及百度文库中对74HC 系列芯片的相关介绍，我对各类芯片的功能有了肯定的把握；数字钟电路线特别多， 连起来特别麻烦； 在软件中，我看到总线；通过明白， 我发觉线路特别多时， 可以将各种线连接到一根总线上， 这样子便可以使画面干净，连接便利；这说明，对软件的深化明白，对设计仍是有很大的帮忙的；刚开头话电路图时， 发觉计时错误，但是怎么也找不到错误发生在什么地方；后来我将数字钟电路模块化， ，对每个模块进行细致设计；最终将全部模块集合在一起；这样子设计的好处就是条理清晰；错误显现后， 可以根据模块的次序去找错误，很快就能发觉错误；总的来讲，数字钟设计加强了我对数电学问的把握；欢迎下载