EE笔试面试题目集合分类IC设计方案基础 .docx

《EE笔试面试题目集合分类IC设计方案基础 .docx》由会员分享，可在线阅读，更多相关《EE笔试面试题目集合分类IC设计方案基础 .docx（33页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品名师归纳总结封面可编辑资料 - - - 欢迎下载精品名师归纳总结作者： PanHongliang仅供个人学习EE 笔试 /面试卷目集合分类-IC 设计基础1、我们公司的产品是集成电路，请描述一下你对集成电路的熟识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS 、MCU 、 RISC、 CISC、 DSP、ASIC 、FPGA 等的概念）。 （仕兰微面试卷目）2、 FPGA 和 ASIC 的概念，他们的区分。（未知）答案： FPGA 是可编程 ASIC 。可编辑资料 - - - 欢迎下载精品名师归纳总结ASIC: 专用集成电路，它是面对特的用途的电路，特的为一个用户设计

2、和制造的。依据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASICApplicationSpecific IC 相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳固以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么？（仕兰微电子）2、平板电容公式 C= S/4 kd。（未知）3、最基本的如三极管曲线特性。（未知）4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）。负反馈馈 的优点（降低放大器的增益灵敏度，转变输入电阻和输出电阻

3、，改善放大器的线性和非线性失真，有效的扩展放大器的通频带，自动调剂作用）（未知）6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）7、频率响应，如：怎么才算是稳固的，如何转变频响曲线的几个方法。（未知）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特殊是广泛接受差分结构的缘由。（未知）10、给出一差分电路，告知其输出电压Y+ 和 Y-,求共模重量和差模重量。（未知）11、画差放的两个输入管。（凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路

4、。（仕兰微电子）13、用运算放大器组成一个10 倍的放大器。（未知）14、给出一个简洁电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall 时间。 Infineon 笔试试卷 15、电阻 R 和电容 C 串联，输入电压为R 和 C 之间的电压，输出电压分别为C 上电压和 R上电压，要求绘制这两种电路输入电压的频谱，判定这两种电路何为高通滤波器，何为低通滤波器。当 RC16 、有源滤波器和无源滤波器的原理及区分.（新太硬件）17、有一时域信号S=V0sin2pif0t+V1cos2pif1t+V2sin2pif3t+90,当其通过低通、带通、高通滤波器后的信号表示

5、方式。（未知）18、选择电阻时要考虑什么？（东信笔试卷）19、在 CMOS 电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管仍是 N 管，为什么？（仕兰微电子）20、给出多个 mos 管组成的电路求 5 个点的电压。 Infineon 笔试试卷 21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简洁描述其优缺点。（仕兰微电子）22、画电流偏置的产生电路，并说明。（凹凸）23、史密斯特电路,求回差电压。（华为面试卷）24、晶体振荡器 ,好像是给出振荡频率让你求周期应当是单片机的 ,12 分之一周期 . （华为面试卷）25、 LC 正弦波振荡器有哪几种三点

6、式振荡电路，分别画出其原理图。（仕兰微电子）26、 VCO 是什么 ,什么参数 压控振荡器 . （华为面试卷）27、锁相环有哪几部分组成？（仕兰微电子）可编辑资料 - - - 欢迎下载精品名师归纳总结28、锁相环电路组成，振荡器（比如用D 触发器如何搭）。（未知）29、求锁相环的输出频率，给了一个锁相环的结构图。（未知）30、假如公司做高频电子的，可能仍要RF 学问，调频，鉴频鉴相之类，不一一列举。（未知）31、一电源和一段传输线相连（长度为L, 传输时间为 T），画出终端处波形，考虑传输线无损耗。给出电源电压波形图，要求绘制终端波形图。（未知）32、微波电路的匹配电阻。（未知）33、 DAC

7、 和 ADC 的实现各有哪些方法？（仕兰微电子）34、 A/D 电路组成、工作原理。（未知）35、实际工作所需要的一些技术学问 面试简洁问到 。如电路的低功耗，稳固，高速如何做到，调运放，布版图留意的的方等等 ,一般会针对简历上你所写做过的东西详细问，确定会问得很细（所以别把什么都写上，熟知之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。（未知）数字电路1、同步电路和异步电路的区分是什么？（仕兰微电子）2、什么是同步规律和异步规律？（汉王笔试）同步规律是时钟之间有固定的因果关系。异步规律是各时钟之间没有固定的因果关系。3、什么是 线与 规律，要实现它，在硬件特性上有什么详细要求

8、？（汉王笔试）线与规律是两个输出信号相连可以实现与的功能。在硬件上，要用oc 门来实现，由于不用 oc 门可能使灌电流过大，而烧坏规律门。同时在输出端口应加一个上拉电阻。4、什么是 Setup 和 Holdup 时间？（汉王笔试）5、setup 和 holdup 时间 ,区分.（南山之桥）6、说明 setup time 和 hold time 的定义和在时钟信号推迟时的变化。（未知）7、说明 setup 和 hold time violation ，画图说明，并说明解决方法。（威盛VIA2003.11.06上海笔试试卷）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要

9、求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳固不变的时间。输入信号应提前时钟上升沿（如上升沿有效） T 时间到达芯片，这个T 就是建立时间 -Setup time. 如不中意 setup time, 这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳固不变的时间。假如hold time 不够，数据同样不能被打入触发器。建立时间Setup Time 和保持时间（ Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。假如不中意建立

10、和保持时间的话，那么DFF 将不能正确的采样到数据，将会显现metastability的情形。假如数据信号在时钟沿触发前后连续的时间均超过建立和保持时间， 那么超过量就分别被称为建立时间裕量和保持时间裕量。8、说说对数字规律中的竞争和冒险的懂得，并举例说明竞争和冒险怎样排除。（仕兰微电子）9、什么是竞争与冒险现象？怎样判定？如何排除？（汉王笔试）在组合规律中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一样叫竞争。产生毛刺叫冒险。假如布尔式中有相反的信号就可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。可编辑资料 - - - 欢迎下载精品名师归纳

11、总结10、你知道那些常用规律电平？ TTL 与 COMS 电平可以直接互连吗？（汉王笔试）常用规律电平： 12V ， 5V ， 3.3V 。 TTL 和 CMOS 不行以直接互连，由于 TTL 是在 0.3-3.6V 之间，而 CMOS 就是有在 12V 的有在 5V 的。 CMOS 输出接到 TTL 是可以直接互连。 TTL 接 CMOS 需要在输出端口加一上拉电阻接到 5V 或者 12V 。11、如何解决亚稳态。（飞利浦大唐笔试）亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法推测该单元的输出电平，也无法推测何时输出才能稳固在某个正确的电平上。在

12、这个稳固期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。12、 IC 设计中同步复位与 异步复位的区分。（南山之桥）13、 MOORE 与 MEELEY 状态机的特点。（南山之桥）14、多时域设计中,如何处理信号跨时域。（南山之桥）15、给了 reg 的 setup,hold 时间，求中间组合规律的delay 范畴。（飞利浦大唐笔试）Delay q, 仍有 clock 的 delay,写出准备最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06上海笔试试卷）18、说说静态、动态时序模拟的优缺点。（威盛VIA

13、2003.11.06 上海笔试试卷）19、一个四级的 Mux, 其中其次级信号为关键信号如何改善 timing 。（威盛 VIA2003.11.06上海笔试试卷）20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，仍问给出输入， 使得输出依靠于关键路径。（未知）21、规律方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区分，优点），全加器等等。（未知）22、卡诺图写出规律表达使。（威盛VIA 2003.11.06 上海笔试试卷）23、化简 FA,B,C,D= m1,3,4,5,10,11,12,13,14,15的和。（威盛）24、 please show the C

14、MOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve V out-Vin And also explain the operation region of PMOS and NMOS for each segment of the transfer curve. （威盛笔试卷 circuit design-beijing-03.11.09 ）25、 To design a CMOS invertor with balance rise and fall time

15、,please define the ration of channelwidth of PMOS and NMOS and explain.26、为什么一个标准的倒相器中P 管的宽长比要比 N 管的宽长比大？（仕兰微电子）27、用 mos 管搭出一个二输入与非门。（扬智电子笔试）28、 please draw the transistor level schematic of a cmos 2 input ANDgate and explain which input has faster response for output rising edge.less delaytime 。（威盛

16、笔试卷 circuit design-beijing-03.11.09 ）29、画出 NOT,NAND,NOR的符号，真值表，仍有transistor level 的电路。（ Infineon 笔试）30、画出 CMOS 的图，画出 tow-to-one mux gate 。（威盛 VIA 2003.11.06上海笔试试卷）31、用一个二选一mux 和一个 inv 实现异或。（飞利浦大唐笔试）32、画出 Y=A*B+C的 cmos 电路图。（科广试卷）33、用规律们和 cmos 电路实现 ab+cd。（飞利浦大唐笔试）可编辑资料 - - - 欢迎下载精品名师归纳总结34、画出 CMOS 电路的

17、晶体管级电路图，实现Y=A*B+CD+E。（仕兰微电子）35、利用 4 选 1 实现 Fx,y,z=xz+yz 。（未知）36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）。37、给出一个简洁的由多个NOT,NAND,NOR组成的原理图，依据输入波形画出各点波形。（Infineon 笔试）38、为了实现规律（ A XORB） OR （ C ANDD ），请选用以下规律中的一种，并说明为什么？ 1） INV2 ） AND3 ）OR4 ） NAND5 ） NOR6 ）XOR答案： NAND （未知）39、用与非门等设计全加法器。（华为）40、给出

18、两个门电路让你分析异同。（华为）41、用简洁电路实现，当A 为输入时，输出 B 波形为（仕兰微电子）42、 A,B,C,D,E 进行投票，多数听从少数，输出是F（也就是假如 A,B,C,D,E中 1 的个数比0 多，那么 F 输出为 1，否就 F 为 0），用与非门实现，输入数目没有限制。（未知）43、用波形表示 D 触发器的功能。（扬智电子笔试）44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）45、用规律们画出 D 触发器。（威盛 VIA 2003.11.06上海笔试试卷）46、画出 DFF 的结构图 ,用 verilog 实现之。（威盛）47、画出一种 CMOS 的 D 锁存器的电

19、路图和版图。（未知）48、 D 触发器和 D 锁存器的区分。（新太硬件面试）49、简述 latch 和 filp-flop的异同。（未知）50、 LATCH 和 DFF 的概念和区分。（未知）51、 latch 与 register 的区分 ,为什么现在多用register.行为级描述中 latch 如何产生的。（南山之桥）52、用 D 触发器做个二分颦的电路.又问什么是状态图。（华为）53、请画出用 D 触发器实现 2 倍分频的规律电路？（汉王笔试）54、怎样用 D 触发器、与或非门组成二分频电路？（东信笔试）55、 How many flip-flop circuits are neede

20、d to divide by 16. Intel 16分频？56、用 filp-flop和 logic-gate设计一个 1 位加法器，输入carryin 和 current-stage，输出carryout 和 next-stage. （未知）57、用 D 触发器做个 4 进制的计数。（华为）58、实现 N 位 Johnson Counter,N=5 。（南山之桥）59、用你熟识的设计方式设计一个可预置初值的7 进制循环计数器，15 进制的了？（仕兰微电子）60、数字电路设计当然必问Verilog/VHDL ，如设计计数器。（未知）61、 BLOCKING NONBLOCKING赋值的区分。

21、（南山之桥）65、请用 HDL 描述四位的全加法器、5 分频电路。（仕兰微电子）66、用 VERILOG或 VHDL写一段代码，实现10 进制计数器。（未知）67、用 VERILOG或 VHDL写一段代码，实现排除一个glitch 。（未知）68、一个状态机的题目用verilog 实现（不过这个状态机画的实在比较差，很简洁误会的）。（威盛VIA 2003.11.06上海笔试试卷）69、描述一个交通信号灯的设计。（仕兰微电子）70、画状态机，接受1， 2， 5 分钱的卖报机，每份报纸5 分钱。（扬智电子笔试）可编辑资料 - - - 欢迎下载精品名师归纳总结71、设计一个自动售货机系统，卖soda

22、水的，只能投进三种硬币，要正确的找回钱数。（ 1）画出 fsm（有限状态机）。（ 2）用 verilog 编程，语法要符合fpga 设计的要求。（未知）72、设计一个自动饮料售卖机，饮料10 分钱，硬币有5 分和 10 分两种，并考虑找零：（1）画出 fsm（有限状态机）。（ 2）用 verilog 编程，语法要符合fpga 设计的要求。（ 3）设计工程中可使用的工具及设计大致过程。（未知）73、画出可以检测10010 串的状态图 ,并 verilog 实现之。（威盛）74、用 FSM 实现 101101 的序列检测模块。（南山之桥）a 为输入端， b 为输出端，假如 a 连续输入为 1101

23、 就 b 输出为 1，否就为 0。例如 a： 0001100110110100100110b： 0000000000100100000000请画出 state machine。请用 RTL 描述其 state machine。（未知） 78、 sram，falsh memory ，及 dram 的区分？（新太硬件面试）79、给出单管DRAM的原理图 西电版数字电子技术基础作者杨颂华、冯毛官205 页图 914b ，问你有什么方法提高refresh time，总共有 5 个问题，记不起来了。（降低温度，增大电容储备容量）（Infineon 笔试）81、名词 :sram,ssram,sdram名词

24、 IRQ,BIOS,USB,VHDL,SDRIRQ:Interrupt ReQuestBIOS: Basic Input Output System USB: Universal Serial BusVHDL: VHIC Hardware Description Language SDR: Single Data Rate压控振荡器的英文缩写VCO 。动态随机储备器的英文缩写DRAM 。名词说明，无聊的外文缩写罢了，比如PCI 、ECC、DDR 、interrupt 、pipeline 、IRQ,BIOS,USB,VHDL,VLSI VCO压控振荡器 RAM 动态随机储备器 ， FIR IIR

25、 DFT 离散傅立叶变换 或者是中文的，比如：a.量化误差 b.直方图 c.白平稳IC 设计基础（流程、工艺、版图、器件）1、我们公司的产品是集成电路，请描述一下你对集成电路的熟识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS 、 MCUMCUMicroControllerUnit中文名称为多点把握单元，又称单片微型运算机SingleChipMicrocomputer，是指随着大规模集成电路的 显现及其进展，将运算机的CPU 、RAM 、 ROM 、定时数器和多种I/O 接口集成在一片芯片上，形成芯片级的运算机，为不同的应用场合做不同组合把握。MCU 的分类 MCU 按其

26、储备器类型可分为MASK 掩模 ROM 、OTP 一次性可编程ROM 、 FLASHROM等类型。MASKROM的 MCU价格廉价，但程序在出厂时已经固化，适合程序固定不变的应用场合。 FALSHROM的 MCU 程序可以反复擦写，灵敏性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途。OTPROM的 MCU 价格介于前两者之间，同时又拥有一次性可编程才能，适合既要求确定灵敏性，又要求低成本的应用场合，特殊是功能不断翻新、需要快速量产的电子产品。微把握器在经过这几年不断的争论,进展,历经 4 位,8 位,到现在可编辑资料 - - - 欢迎下载精品名师归纳总结的 16 位及 32 位,甚

27、至 64 位。产品的成熟度,以及投入厂商之多 ,应用范畴之广 ,真可谓之空前。目前在国外大厂因开发较早,产品线广 ,所以技术领先 ,而本土厂商就以多功能为产品导向取胜。但不行讳言的,本土厂商的价格战是对外商造成威逼的关键因素。由于制程的改进， 8 位 MCU 与 4 位 MCU 价差相去无几， 8 位已渐成为市场主流。目前 4 位 MCU 大部份应用在运算器、车用外表、车用防盗装置、呼叫器、无线电话、 CD 播放器、 LCD 驱动把握器、 LCD 玩耍机、儿童玩具、磅秤、充电器、胎压计、温湿度计、遥控器及傻瓜相机等。 8 位 MCU 大部份应用在电表、马达把握器、电动玩具机、变频式冷气机、呼叫

28、器、传真机、来电辨识器（ CallerID ）、电话录音机、CRT 显示器、键盘及USB 等。 16 位 MCU大部份应用在行动电话、数字相机及摄录放影机等。32 位 MCU大部份应用在Modem 、GPS、PDA 、HPC、STB 、 Hub 、Bridge、Router、工作站、 ISDN 电话、激光打印机与彩色传真机。 64 位 MCU大部份应用在高阶工作站、多媒体互动系统、高级电视游乐器（如SEGA 的 Dreamcast 及 Nintendo 的 GameBoy）及高级终端机等 、RISCRISC 是什么含义？ 它有什么特点？简称为精简指令系统运算机（简称RISC ），起源于 80

29、岁月的 MIPS 主机（即 RISC 机）， RISC 机中接受的微处理器统称RISC 处理器。RISC 典型范例如： MIPS R3000、HP PA8000 系列， MotorolaM88000 等均属于 RISC 微处理器。 RISC 主要特点： RISC 微处理器不仅精简了指令系统，接受超标量和朝流水线结构。它们的指令数目只有几十条，却大大增强了并行处理才能。如：1987 年 Sun Microsystem 公司推出的 SPARC 芯片就是一种超标量结构的RISC 处理器。而 SGI 公司推出的 MIPS 处理器就接受超流水线结构，这些 RISC 处理器在构建并行精简指令系统多处理机中

30、起着核心的作用。RISC 处理器是当今 UNIX 领域 64 位多处理机的主流芯片性能特点一：由于指令集简化后，流水线以及常用指令均可用硬件执行。性能特点二：接受大量的寄存器，使大部分指令操作都在寄存器之间进行，提高了处理速度。性能特点 三：接受缓存主机外存三级储备结构，使取数与存数指令分开执行，使处理器可以完成尽可能多的工作，且不因从储备器存取信息而放慢处理速度。应用特点。由于RISC 处理器指令简洁、接受硬布线把握规律、处理才能强、速度快，世界上绝大部分 UNIX 工作站和服务器厂商均接受 RISC 芯片作 CPU 用。如原 DEC 的 Alpha21364 、IBM 的 Power PC

31、G4、HP 的 PA 8900、SGI 的 R12000A 和 SUN Microsystem 公司的 Ultra SPARC 。运行特点： RISC 芯片的工作频率一般在400MHZ数量级。时钟频率低，功率消耗少，温升也 少，机器不易发生故障和老化，提高了系统的牢靠性。单一指令周期容纳多部并行操作。在 RISC 微处理器进展过程中。曾产生了超长指令字（VLIW ）微处理器，它使用特殊长的指令组合，把许多条指令连在一起，以能并行执行。VLIW处理器的基本模型是标量代码 的执行模型，使每个机器周期内有多个操作。有些RISC 处理器中也接受少数VLIW指令来提高处理速度。 、CISCCISC 复杂

32、指令集运算机）和 RISC （精简指令集运算机）是前 CPU 的两种架构。它们的区分在于不同的 CPU 设计理念和方法。早期的 CPU 全部是 CISC 架构，它的设计目的是要用最少的机器语言指令来完成所需的运算任务。RISC 就是运算机系统只有少数指令，但是每个指令的执行时间相当短，因此CPU 可以用相当高的频率来运算。、DSPDSP 是单片机的一个分支。它有特的的FFT 算法需要的特殊指令，流水线指令处理。能以较高的速度进行运算。我们可以依据需要选用他。假如你作一个遥控器，选用他就没优势了。由于许多其他的用于遥控的单片机比他更适合用来作遥控器。假如你用89C51 来作语音或图像识别就不如D

33、SP 了。一个产品的设计要考虑，在中意需求的情形下，他的性价比。2,单片机长于把握场合应用，DSP 长于信号分析运算， 本身针对了不同的需求，应当不存在相互替代的问题。不过目前这两者特点相互融合的趋势倒是越来越明显。 3,假如你仍没进入开发领域，把单片机的硬件摸透了对学DSP 帮忙很可编辑资料 - - - 欢迎下载精品名师归纳总结大，假如你仍没学单片机把起点架在DSP 上也没问题，以我的心得单片机你迟早要遇到， 不如先学好他，对单片机能解决的问题，DSP 的开发成本大得多，不过你将来要是遇到复杂的数字信号处理（如IIR ， FIR ， FFT）等，就用得上他了，它的速度和实时处理才能单片机是望

34、尘莫及的。仍有一篇文章讲这个的: DSP 器件与单片机的比较在过去的几十年里，单片机的广泛应用实现了简洁的智能把握功能。随着信息化的进程和运算机科学与技术、信号处理理论与方法等的快速进展，需要处理的数据量越来越大，对实时性和精度的要求越来越高，在某些领域，低档单片机已不再能中意要求。近年来，各种集成化的单片DSP 的性能得到很大改善，软件和开发工具也越来越多，越来越好。价格却大幅度下滑， 从而使得 DSP 器件及技术更简洁使用，价格也能够为广大用户接受。越来越多的单片机用户开头考虑选用DSP 器件来提高产品性能，DSP 器件取代高档单片机的可能性越来越大。本文将从性能、价格等方面对单片机和DS

35、P 器件进行比较，在此基础上，以TI的MS320C2XX系列 DSP 器件为例，探讨DSP 器件取代高档单片机的可行性。1.单片机的特点所谓单片机就是在一块芯片上集成了CPU、 RAM 、ROMEPROM或 EEPROM 、时钟、定时 /计数器、多种功能的串行和并行I/O 口。如 Intel 公司的 8031 系列等。除了以上基本功能外，有的仍集成有A/D 、D/A ，如 Intel 公司的 8098 系列。概括起来说，单片机具有如下特点：具有位处理才能，强调把握和事务处理功能。价格低廉。如低档单片机价格只有人民币几元钱。开发环境完备，开发工具齐全，应用资料众多。后备人才充分。国内大多数高校都

36、开设了单片机课程和单片机试验。2.DSP 器件的特点 与单片机相比， DSP 器件具有较高的集成度。DSP 具有更快的CPU，更大容量的储备器，内置有波特率发生器和FIFO 缓冲器。供应高速、同步串口和标准异步串口。有的片内集成了A/D 和采样 /保持电路，可供应PWM 输出。 DSP 器件接受改进的哈佛结构，具有独立的程序和数据空间，答应同时存取程序和数据。内置高速的硬件乘法器，增强的多级流水线，使DSP 器件具有高速的数据运算才能。DSP 器件比 16 位单片机单指令执行时间快8 10 倍，完成一次乘加运算快16 30 倍。 DSP 器件仍供应了高度专业化的指令集，提高了FFT 快速傅里叶

37、变换和滤波器的运算速度。此外，DSP 器件供应JTAG 接口，具有更先进的开发手段，批量生产测试更便利，开发工具可实现全空间透亮仿真，不占用用户任何资源。软件配有汇编/链接 C 编译器、 C 源码调试器。目前国内推广应用最为广泛的DSP 器件是美国德州仪器 TI 公司生产的 TMS320 系列。 DSP 开发系统的国产化工作已经完成，国产开发系统的价格至少比进口价格低一半，有的如TMS320C2XX 开发系统只有进口开发系统价格的1/5，这大大刺激了DSP 器件的应用。目前，已有不少高校方案建立 DSP 试验室， TI 公司和北京闻亭公司都已制订了高校支持方案，将带动国内DSP 器件的应用和推

38、广 哈尔滨工程高校就是其中的一所，他们的实力特殊强大 3.DSP 器件大规模推广指日可待？通过上述比较，我们可得出结论：DSP 器件是一种具有高速运算才能的单片机。从应用角度看：DSP 器件是运算密集型的，而单片机是事务密集型的，DSP 器件可以取代单片机，单片机却不能取代DSP。DSP 器件价格大幅度下滑，直逼单片机？ DSP 器件广泛使用了JTAG 硬件仿真，比单片机更易于硬件调试。国产化的DSP 开发系统为更多用户接受DSP 器件供应了可能性。 DSP 取代单片机的技术和价格的市场条件已 经成熟？大规模推广指日可待？（现在吹牛的人真是一点草稿都不打。不过DSP 的确功能够强大。）结论 :

39、使用单片机的不愿定明白DSP，并且非要用 DSP 不行。但使用 DSP 的确定明白单片机，并且能做出性价比高的产品。、 ASIC 、FPGAASIC （ ApplicationSpecificIntergrated Circuits ）即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。目前用CPLD （复杂可编程规律器件）和FPGA （现场可编程规律阵列）来进行ASIC 设计是最为流行的方式之一，它们的共性是都具有用户现场可编程特性，都支持边界扫描技术，但两者在集成度、速度以及编程方式上具有各自的特点。ASIC可编辑资料 - - - 欢迎下载精品名师归纳总结的特点是

40、面对特定用户的需求，品种多、批量少，要求设计和生产周期短，它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比具有体积更 小、重量更轻、功耗更低、牢靠性提高、性能提高、保密性增强、成本降低等优点。FPGA （现场可编程门阵列）是专用集成电路（ASIC ）中集成度最高的一种，用户可对FPGA 内部的规律模块和I/O 模块重新配置，以实现用户的规律，因而也被用于对CPU 的模拟。用户对FPGA 的编程数据放在Flash 芯片中，通过上电加载到FPGA 中，对其进行初始化。也可在线对其编程，实现系统在线重构，这一特性可以构建一个依据运算任务不同而实时定制的 CPU，这是当今

41、争论的热门领域。电子封装是集成电路芯片生产完成后不行缺少的一道工序，是器件到系统的桥梁。所以FPGA 是封装结构的是正确的！等的概念） 。（仕兰微面试卷目）2、FPGA 和 ASIC 的概念，他们的区分。（未知） 答案： FPGA 是可编程 ASIC 。ASIC: 专用集成电路，它是面对特的用途的电路，特的为一个用户设计和制造的。依据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASICApplicationSpecific IC 相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳固以及可实时在线检验等优点3、什

42、么叫做 OTP 片OTP（一次性可编程） 、掩膜片，两者的区分何在？（仕兰微面试卷目）OTP与掩膜 OTP是一次性写入的单片机。过去认为一个单片机产品的成熟是以投产掩膜型单片机为标志的。由于掩膜需要确定的生产周期，而OTP 型单片机价格不断下降， 使得近年来直接使用OTP 完成最终产品制造更为流行。它较之掩膜具有生产周期短、风险小的特点。近年来， OTP型单片机需量大幅度上扬，为适应这种需求许多单片机都接受了在片编程技术 In SystemProgramming。未编程的 OTP 芯片可接受裸片Bonding技术或表面贴技术，先焊在印刷板上，然后通过单片机上引出的编程线、串行数据、时钟线等对单

43、片机编程。解决了批量写OTP芯片时简洁显现的芯片与写入器接触不好的问题。使 OTP 的裸片得以广泛使用，降低了产品的成本。编程线与I/O 线共用，不增加单片机的额外引脚。而一些生产厂商推出的单片机不再有掩膜型，全部为有ISP 功能的 OTP 。4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试卷目）5、描述你对集成电路设计流程的熟识。 一般来说 asic 和 fpga/cpld 没有关系！ fpga 是我们在小批量或者试验中接受的，生活中的电子器件上很少见到的。而asic 是通过掩膜的高的，它是不行被修改的。至于流程，应当是前端、综合、仿真、后端、检查、加工、测试、封装。我是做路由器as

44、ic 设计的可能你上网用的网卡仍有路由器就是我们公司的，呵呵，流程基本如此！ （仕兰微面试卷目）6、简述 FPGA 等可编程规律器件设计流程。通常可将 FPGA/CPLD 设计流程归纳为以下7 个步骤，这与ASIC 设计有相像之处。1. 设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开头设计的。自90岁月初，Verilog 、VHDL 、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。2. 前仿真（功能仿真）。设计的电路必需在布局布线前验证电路功能是否有效。（ASCI设计中，这一步骤称为第一次Sign-off ） PLD 设计中，有时跳过这一步。3. 设计编译。设计

45、输入之后就有一个从高层次系统行为设计向门级规律电路设转化翻译过程，即把设计输入的某种或某几种数据格式网表 转化为软件可识别的某种数据格式 网可编辑资料 - - - 欢迎下载精品名师归纳总结表 。4. 优化。对于上述综合生成的网表，依据布尔方程功能等效的原就，用更小更快的综合结果代替一些复杂的单元，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。5. 布局布线。在 PLD 设计中， 3-5 步可以用 PLD 厂家供应的开发软件（如Maxplus2 ）自动一次完成。6. 后仿真（时序仿真）需要利用在布局布线中获得的精确参数再次验证电路的时序。（ASCI 设计中，这一步骤称为其次次Sign off ）。7. 生产。布线和后仿真完成之后，就可以