FPGA的等精度频率与相位计设计方案 .docx

《FPGA的等精度频率与相位计设计方案 .docx》由会员分享，可在线阅读，更多相关《FPGA的等精度频率与相位计设计方案 .docx（38页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品名师归纳总结西南科技高校毕业设计（论文）题目名称：基于 FPGA 的等精度频率与相位计设计年 级： 2003 级 本科专科同学学号： 20035070同学姓名：刘智超指导老师：方艳红 赵海龙同学单位：信息工程学院技术职称：讲师助教同学专业：生物医学工程老师单位：信息工程学院西 南 科 技 大 学 教 务 处 制可编辑资料 - - - 欢迎下载精品名师归纳总结基于 FPGA 的等精度频率与相位计设计摘要：频率、相位是信号最重要的两个特点值，把握了它们，就可以基本把握一个 信号。因此研制高精度的频率与相位测量设备具有特殊重要的意义。本文介绍了基 于 FPGA 的等精度频率与相位计的设计，包括硬

2、件和软件设计，设计主要分为三个模块：计数模块、运算模块和显示模块，计数模块对被测信号周期数进行计数，计 算模块对信号处理模块输出的数据进行运算，最终运算结果由显示模块显示。试验 结果说明，这种基于 FPGA 的方法可以对频率、相位以及脉宽进行测量，并在精度和处理速度都达到实际计要求，由此可以看出，本课题有其进展空间和实际价值。 关键词： 等精度。频率与相位计。 FPGAThe Design of Equal Precision Frequency and PhaseMeter Based on FPGAAbstract: Frequency and phase are two importan

3、t characteristics of a signal.Grasping these two characteristics means that we could basically grasp a signal. So it is very significant to develop a high precision frequency and phase meter. The development of an equal precisionfrequency and phase meter based on FPGA is introduced in this paper, ma

4、inly about the design of hardware and software. The Design mainly includes three modules: counting module, calculating module and displaying module. The number of period of a signal is counted by counting module, data from counting module is computed by calculating module, and finallythe result from

5、 calculating module is showed by displaying module.The measure results show that frequency and phase meter based on FPGA could scale frequency, phase and pulse width, and could meet requires of speed and precision. Therefore, this design will take up an important position in the future and have prac

6、tical value.Keywords:equal precision, frequency and phase meter, FPGA目录第一章 绪论 11.1 课题背景及意义 11.2 国内外争辩状况和进展11.3 本文主要工作及内容支配 3可编辑资料 - - - 欢迎下载精品名师归纳总结其次章等精度频率相位计的基本原理42.1 频率测量的基本原理 42.2 相位测量原理 52.2.1 模拟式直读相位计 52.2.2 基于傅立叶变换测量相位 62.2.3 自动数字测相 82.2.4 脉宽、占空比测量 9第三章 等精度频率相位计硬件结构以及实现93.1 FPGA器件及设计开发板介绍 93.

7、1.1 FPGA 简介 93.1.2 设计所用开发平台（ Create-SOPC1000A1CT）简介 113.2 系统模块结构 123.2.1 信号处理模块 133.2.2 数据处理 153.2.3 显示模块 17第四章 等精度频率相位计设计软件实现及结果仿真184.1 VHDL 语言简介 184.2 系统的软件实现 204.2.1 信号处理模块的 VHDL 实现 204.2.2 译码显示模块实现 224.3 系统仿真 234.3.1 信号处理模块仿真 244.3.2 运算模块仿真 244.3.3 译码模块 254.3.4 系统结果仿真 264.3.5 测量结果以及误差分析27第五章 系统调

8、试 295.1 系统引脚约束及功能 295.2 系统调试 31结论 32致谢 33参考文献 33可编辑资料 - - - 欢迎下载精品名师归纳总结第一章绪论1.1 课题背景及意义频率、相位是现代数字信号的基本也是最重要的特点。在电子信号测量中，频率测量是最基本的测量量之一，工程中许多测量，如用振弦式力测量、时间测量、速度可编辑资料 - - - 欢迎下载精品名师归纳总结测量、速度把握等，都涉及到频率测量，或可归结为频率测量1 。相位的测量在实可编辑资料 - - - 欢迎下载精品名师归纳总结际中也有很重要的应用，比如基于红外定位技术的矿井提升机位置跟踪系统，这个系统就是通过红外在井罐和被测点反射的相

9、位差来进行定位的，即在井罐发射一组连续红外线，并接受其反射信号，通过发射和反射信号的相位差来代替时间，从而可编辑资料 - - - 欢迎下载精品名师归纳总结运算出距离。又如伺服电机驱动，也需要考虑测量信号的相位差 2 。电子技术在不可编辑资料 - - - 欢迎下载精品名师归纳总结断进展，与之相关的测量仪器也随着进展，特殊在电子通讯技术发达的今日，信号的测量尤为重要，频率相位计作为一种检测信号频率和相位的仪器，对其精度和应用范畴有更严格要求，所以设计一个高频率范畴高精度的频率相位计在实际应用中有重要意义。随着电子技术的飞速进展，我们已进入数字化和信息化时代，其特点是各类数字产品的广泛应用，数字产品

10、不但功能越来越强，结构越来越复杂，更新速度也越来快，这就要求设计数字产品时必需缩短开发周期，现代电子技术设计的核心是EDA技术， 20世纪90岁月后期，随着集成电路的进展，利用大规模集成电路来完成各种高速、高精度电子仪器的设计已经成为一种行之有效的方法。接受这种技术制成的电子仪器电路结构简洁、性能牢靠、测量精确且易于调试。而随着显现了以高级描述语言、系统功能仿真和综合技术为特点的第三代EDA 工具的显现，使得 EDA技术更加完善，这是由于这些 EDA 工具有以下特点： EDA设计层次由 RLT级提高到系统级（行为级），并推出行为级综合工具，节省成本，缩短设计周期。为带有IP的ASIC设计供应软

11、硬件协同设计工具。建立并行设计工程框架结构的集成化工具。而FPGA的制造，为在高频领域实现数字信号处理供应了更好的方法，由于FPGA器件在高频方面有着模拟器件不行比拟的优势，加上对器件要求没有模拟电器那么高，在设计中随时可进行仿真，可以有效防止铺张。综上所述， FPGA在电子设计领域有宽敞的进展空间。1.2 国内外争辩状况和进展频率测量方面，国外该技术的进步远远超过了其他测量仪器，我国频率特性测可编辑资料 - - - 欢迎下载精品名师归纳总结量仪器进展经受了进口、仿制和开发三个阶段，开发技术取得了长足的进步。但 是，现有的频率计多接受模拟式，电路复杂，价格昂贵，而且不能直接用于测量， 给使用者

12、带来诸多不便。对于频率测量，常用数字频率测量方法有M 法 T 法和 M/T 法 3 。M 法是在给定的闸门时间内测量被测信号的脉冲个数，进行换算得出被测信号的频率。这种测量方法的测量精度取决于闸门时间和被测信号频率，当被测信号频率较低时将产生较大误差 , 除非闸门时间取得很大. 所以这种方法比较适合测量高频信号的频率。T法是通过测量被测信号的周期然后换算出被测信号的频率，这种测量方法的测量精度取决于被测信号的周期和计时精度，当被测信号频率较高时, 对计时精度的要求就很高，这种方法比较适合测量频率较低的信号。M/T 法具有以上两种方法的优点 , 它通过测量被测信号数个周期的时间然后换算得出被测信

13、号的频率，可兼顾低频与高频信号，提高了测量精度。现代相位测量技术的进展可分为三个阶段：第一阶段是在早期接受的诸如李沙 育法、阻抗法、和差法、三电压法等，这些测量方法通常接受对比法和平稳法，虽 然方法简洁，但测量精度较低。其次阶段是利用数字电路、微处理器等来构成测量 系统，使测量精度大大提高。第三阶段是充分利用运算机及智能化测试技术，如在 美国等发达国家接受了LABVIEW虚拟仪器构成测试系统，从而大大简化设计程度， 增强功能，使得相应的产品精度更高、功能更全。同时随着各种新的算法、测量手 段和新的设计方法、新器件的显现，相位测量技术也孕育着改进和突破的新机。在相位测量技术方面，美国始终处于领先

14、位置，主要的争辩机构及公司有NBS、HP、WD-YU公司及 DRANETZ试验室，俄罗斯在此领域也具有较高的水 平。商品化的通用相位计的测量频段为0.1Hz 数量级，最高频率可达100GHz。相位辨论率可达 0.0010。相位测量范畴为 -180 至+180，少量可达 720。在相位精确度方面，低频为 0.0020，高频为 0.20，微波为 0.50。在国内， 60 岁月和 70 岁月是相位测量争辩的黄金时代，有众多的争辩所、工厂和其他行业部门均进行了相位测量技术的争辩并取得了确定的成果。如国家计量科学 院、国防科工委其次计量争辩所、电子部第十争辩所、第十四争辩所等单位，它们初步奠定了我国相位

15、测量的基础，研制出一批专用和通用的相位计产品。 1964 年， 我国第一台相位测量仪器 US2 型沟通相位差计问世，其极限误差为 30。1979 年 12月，国家计量总局正式批准进行相位量值传递。从 80 岁月开头，微处理机被广泛的可编辑资料 - - - 欢迎下载精品名师归纳总结应用于多个技术领域，多种型号的电子相位计相继投入市场，取代了以往的相位 计。但总的说来，我国的相位测量技术与发达国家相比尚有较大的差距，主要表达在产品品种少，配套产品少，产品测试功能单一，仪器精度、数字化和自动化不能中意用户需求。目前国外提出了改进相位测量精确度的方法，包括有:(1) 接受专用数字处理芯片，利用正余弦表

16、格及傅立叶等方法来运算相位差，可大大提高测量精度。(2) 接受新器件及设计方法提高相位测量的精度。(3) 接受新的算法来进行相位测试。总而言之，现代电子测量仪器是与智能测量技术、运算机技术紧紧结合在一起的， 每一次运算机技术和电子技术的革命都带来电子测量仪器的革命。因此，只有不断的接受新技术和新方法，才能使相位计的测量精度不断提高。1.3 本文主要工作及内容支配依据分析调查结果，本课题设计一个基于FPGA 的等精度频率与相位计。其主要特点是：利用 VHDL 编程，可在每一步对设计进行仿真，保证每一步设计都可达到要求，使成本更节省，精度更高，开发周期更短。基于FPGA 的数字电路设计， 能充分利

17、用其高频特性和现场编程功能以及其处理数字信号的才能，对高频被测信号达到高精度测量，这些是以往模拟器件很难做到的。Altera 公司开发的QuartusII软件集成了功能强大的宏模块，可以便利的进行调用，以便更快更牢靠完成设计工 作。用 FPGA 试验箱的 8 段 LED 数码管对设计结果进行显示，可以便利直观的观看设计结果。本设计的详细工作包括：（1） 深化明白 M/T 法测量频率的技术，包括：信号预处理、在确定时间对信号计数、计数器数据的储备和处理以及把握信号的设置。（2） 争辩对两个信号求相位差的方法，以及通过频率和时间差求相位差的算法。（3） 用 VHDL 和 QuartusII 中集成

18、的宏模块协作完成设计， VHDL 主要是完成信号预处理和信号周期计数以及译码显示，而运算主要是利用宏模块完成。（4） 在硬件实现中，功能选择等把握模块所需信号是通过一系列开关实现的，而数据的显示是通过 8 段 led 数码管实现的，系统的时钟（标准）信号又试验箱上的晶振通过 FPGA 的 J3 脚引入。可编辑资料 - - - 欢迎下载精品名师归纳总结在后续章节中，其次章将简要介绍频率相位测量计的基本原理方法以及各项参数的运算方法等。第三章将介绍等精度频率与相位计的结构划分。第四章将争辩频率相位测量计的软件实现和系统仿真。第五章将对系统功能调试、测试方法及结果做详细阐述，指出存在的问题及可能的解

19、决方法 / 思路。其次章等精度频率相位计的基本原理可编辑资料 - - - 欢迎下载精品名师归纳总结2.1 频率测量的基本原理在频率测量方法中，常用的有直接测频法、倍频法、和综合测频法 4 。这三种可编辑资料 - - - 欢迎下载精品名师归纳总结方案各有利弊，其中直接测频法是依据频率的含义把被测频率信号加到闸门的输入端，只有在闸门开通时间T以 1s 计 内，被测信号的脉冲送到32 位计数器进行计数。设计数器的计数值为 N ,就可得到被测信号频率 fN 。但是由于闸门的开通、关闭的时间与被测频率信号的跳变难以同步,因此接受此测量方法在低频段的相对测量误差可能达到 50%，即在低频段不能中意设计要求

20、。但依据三个方案的分析，直接测频法比其他两个方案更加简洁便利可行，直接测频法虽然在低频段测量时误差 较大，但在低频段我们可以接受直接周期测量法测量，这样就可以提高测量精度了。直接周期测量法是用被测周期信号直接把握计数门控电路, 使主门开放时间等于Tx，时标为 Ts的脉冲在主门开放时间进入计数器。设在Tx期间计数值为 N ，可以依据 Tx= NTS 来算得被测信号周期。与直接测频法相像，经误差分析，用该测量法测量时，被测信号的周期越短，测量误差越大。也就是说，直接周期测量法在高频段时误差较大，但同样可以在高频段接受直接测频法来提高测量精度。占空比测量是分别测被测信号的上升沿脉宽Tw 和周期 T

21、，并分别将两数值直接显示出来，以示占空比 Q ：可编辑资料 - - - 欢迎下载精品名师归纳总结QTw / T（ 2-1）可编辑资料 - - - 欢迎下载精品名师归纳总结综合测频法的核心思想是通过闸门信号与被测信号同步, 将闸门时间 把握为被测信号周期长度的整数倍。测量时，先打开预置闸门，当检测到被测信号脉冲沿到达时，标准信号时钟开头计数。预置或本身闸门关闭时，标准信号并不马上停止计数，而是等检测到被测信号脉冲沿到达时才停止，完成被测信号整数个周期的测 量。测量的实际闸门时间与预置闸门时间可能不完全相同，但最大差值不超过被测信号的一个周期。 M /T 法测量原理如图 2-1 所示。设实际闸门时

22、间为,被测信号周期数为 Nx , 标准信号频率为 fs ，计数值为可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结Ns ,就被测信号的频率测量值为 :fxfsNx （ 2-2）Ns可编辑资料 - - - 欢迎下载精品名师归纳总结由于实际闸门时间 为被测信号周期的整数倍 ,因此 Nx 是精确的。 而标准信号时钟的计数 Ns就存在误差Ns Ns1 ,即标准信号数的真实值应为可编辑资料 - - - 欢迎下载精品名师归纳总结NsNs 。由此可知被测信号的率真实值为：fxfsNx NsNs（ 2-3）可编辑资料 - - - 欢迎下载精品名师归纳总结图 2-

23、1 综合法测频原理可以看出， M /T 法中，相对误差与被测信号本身的频率特性无关，即对整个测量频率域而言，测量精度相等，精度为标准信号频率的倒数，因而称之为“等精度测量 ”。标准信号的计数值 Ns越大就测量相对误差越小，即提高门限时间和标准信号频率 fs 可以提高测量精度。在精度不变的情形下，提高标准信号频率可以缩短门限时间，提高测量速度。2.2 相位测量原理设计接受差频测相，在差频测量中，又分模拟方法和数字方法。模拟方法实现对多个相位差脉冲进行积分，然后运算这多个相位差的宽度，再取平均值求相位，可编辑资料 - - - 欢迎下载精品名师归纳总结这种方法有确定精度，但电路复杂，而且对元件和工艺

24、要求高5 。数字方法具有速可编辑资料 - - - 欢迎下载精品名师归纳总结度快、精度高、频带宽和便于实时测量和实现测量自动化、智能化等特点。因此相位测量技术逐步向数字化方向进展。2.2.1 模拟式直读相位计模拟式直读相位计原理框图和各点波形见图2-2、2-3：可编辑资料 - - - 欢迎下载精品名师归纳总结图 2-2 模拟式制度相位计原理框图图 2-3 模拟式相位计各点波形图由图 2.3 所示， U1 和 U2经各自的脉冲形成电路后在各自过零瞬时得到两组尖脉冲 Uc 和 Ud， Uc 和 Ud 经过双稳态触发器后得到的脉冲宽度为T ，周期为 T 的输出电压 Ue和输出电流 I ，他们的平均值正

25、比于相位差。以电流为例，平均电流为：可编辑资料 - - - 欢迎下载精品名师归纳总结故得：IoTTI （ 2-4）可编辑资料 - - - 欢迎下载精品名师归纳总结360Io （ 2-5） I可编辑资料 - - - 欢迎下载精品名师归纳总结由于管子的导通电流是固定的，所以相位差与平均电流成正比，测得平均电流即可得出相位差。但由于它需要长时间测平均值，而且电流本身得误差和读数误差也比较大，所以很难测得瞬时相位差，而且三极管在高频区会失真，也无法中意高频测量要求。2.2.2 基于傅立叶变换测量相位可编辑资料 - - - 欢迎下载精品名师归纳总结傅立叶变换作为一种信号处理方法，始终被用于对信号进行理论

26、分析，但由于其运算复杂，很难用于实际应用，但随着快速傅立叶（FFT）的显现，运算大大简化，才有可能被用于相位的测量。但这种方法是在近几年才显现的，缘由之一是以前运算器的运算才能不强，很难完成复杂的FFT，而随着 DSP 芯片的显现，其运算才能远远超过了已有运算机的处理才能，而且FPGA 的 IP 核中都集成了 DSP 芯片，才使得这种方法成为可能。另一方面，以A/D 为主的模拟电子技术进展远远不如数字电子技术，其运算才能远不如数字电路，测量思路逐步从“采样质量于速度可编辑资料 - - - 欢迎下载精品名师归纳总结密集型”转向“运算密集型”，所以才使得傅立叶方法测量相位能够实现（1） DFT（离

27、散傅立叶变换） 5 。可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结对一个离散时间序列X n来说，离散傅立叶变换为：可编辑资料 - - - 欢迎下载精品名师归纳总结jX en 1ejnX nn 0（ 2-6）可编辑资料 - - - 欢迎下载精品名师归纳总结其幅频特性描述信号的幅度特点，相频特性描述信号的相位特性，所以要量一个信号的相位特性就应当先对其求离散傅立叶变换，接着就可以得到各频可编辑资料 - - - 欢迎下载精品名师归纳总结率重量的相位了，比如1 的重量正弦为 e就可以得到该处相位。j 1n，那么其相位就是对它求幅角可编辑资料 - -

28、- 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结又由于X e j 是连续信号，要在运算机上处理，就必需是离散信号，所以可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结要对 X e j 离散化为X k ：X kN 1X ne02j nk N（ 2-7）可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结（2） DFT测相原理将待测信号f n（n=1,2, N-1）进行离散傅立叶变换得：可编辑资料 - - - 欢迎下载精品名师归纳总结F kN 1f n expn 0j 2nk （

29、 2-8）N可编辑资料 - - - 欢迎下载精品名师归纳总结求出各点的幅值，被测信号中要测定相位的部分应当是波形中的主要部分，所以找到幅值最大的点进行傅立叶反变换：可编辑资料 - - - 欢迎下载精品名师归纳总结f n1 N 1N k 0F k exp j 2Nnk （ 2-9）可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结可以知道，被测信号是一系列正弦信号被重量将被测信号开放可得：f n的幅值和相位调制而成的，按各频率可编辑资料 - - - 欢迎下载精品名师归纳总结F m exp j 2NnmF mcos 2mn Nj sin2mn N（2-

30、10）可编辑资料 - - - 欢迎下载精品名师归纳总结其中 为幅角，既要求得的相位差。由于 DFT 运算量大，在实际中很难得到应用。可编辑资料 - - - 欢迎下载精品名师归纳总结2.2.3 自动数字测相图 2-4 为自动测相的原理图，两个信号经过双稳态触发器整形，整形过后变成两个方波信号，在输入到一个触发器进行波形相减，即当u2 的下降沿到来时触发器置“1，”待到 u1 的下降沿到来时触发器置 “0，”这样 RS 触发器的输出就是两个信号相减的波形，这个波形的相位就是u1、u2 的相位差， CP 脉冲从与门通过，以便实现同步，最终在计数器中记录在相减波形一个正周期中通过了多少个标准时钟脉冲，

31、记为 N 6 。图 2-4 自动数字测相原理图图 2-5 自动数字测相波形图假如 CP 脉冲的频率为 fo ，被测信号频率为f ，u1 和 u2 相减的波形的正脉宽为 t ，就计数器结果 N 与 t 的关系为：可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结由于t /，而N2f ，这样就可求出为：tfo （2-11）可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结2 Nfo / f（2-12）可编辑资料 - - - 欢迎下载精品名师归纳总结有公式可知，测量精度取决于fo 的值， fo 越大，精度越高

32、，由于本设计是基于 FPGA 的，而处理高频信号是 FPGA 的优势之一，所以可接受 50MHz 的基准信号进行测量，设计出的等精度相位计精度可达到百万分之二。这种方法相比于模拟方法，精度和牢靠程度要高的多，在开发周期和开发成本也具有相当优势。相比于傅立叶测相法，算法要简洁的多，虽然精度要差一些，但是这个缺点可以通过提高处理频率来补偿，在要求不是特殊高的场合，使用这种算法是最合适的，而且在FPGA 中实现起来也较前一种便利的多，可以节省芯片资源，由于在FPGA 设计中有一个重要原就 频率面积原就，假如要追求高的处理频率，就要占用更多资源为代价，本设计的特色之一就是高频信号处理，所以用一个占用资

33、源少的算法更为合算。2.2.4 脉宽、占空比测量脉冲宽度测量时 , 测量电路在检测到脉冲信号的上升沿时打开计数器, 在下降沿时关闭计数器。设脉冲宽度为 Tx，计数时钟周期为 Ts ，计数结果为 N ，就依据：可编辑资料 - - - 欢迎下载精品名师归纳总结就可得出结果。由公式可知，测量精度仍是有基准脉冲频率准备。TxN / fsNTs （2-13）可编辑资料 - - - 欢迎下载精品名师归纳总结而占空比的测量，只需用得出的频率求倒数，得到被测信号的周期T ，就可以可编辑资料 - - - 欢迎下载精品名师归纳总结利用公式T100% 得到，其中 T为正脉冲宽度。T可编辑资料 - - - 欢迎下载精

34、品名师归纳总结第三章 等精度频率相位计硬件结构以及实现在本章中，会详细介绍设计的硬件结构图，使读者对设计有一个详细明白，在第一节中，先对所选用的 FPGA 器件及其开发环境进行介绍，让读者对FPGA 和设计所用的试验箱的资源有详细明白。在此基础上，在其次节中，详细介绍了系统的各个模块的结构和信号流程，使读者能够深化明白课题的硬件设计思想。3.1 FPGA 器件及设计开发板介绍3.1.1 FPGA 简介FPGA 即现场可编程门列阵，是大规模可编程规律器件除CPLD 外另一大 PLD可编辑资料 - - - 欢迎下载精品名师归纳总结器件，与传统 PLD 器件不同的是，传统 PLD 门列阵每个节点基本

35、器件都是门，用门来组成触发器，从而构成电路系统。而 FPGA 改用单元结构，也就是说每个节点上不是门，而是用门、触发器等构成的规律单元，也叫规律元胞，并在规律单元之间预先做了许多连线。 FPGA 通常包含三类可编程资源：可编程规律功能模块、可编程 I/O 块和丰富的可编程布线资源。可编程规律功能模块排列成一个阵列，散布整个芯片。可编程 I/O 块内完成引脚输入输出功能，分布于芯片四周。可编程布线资源将各规律功能模块和I/O 口连接起来，完成特定功能电路。与基于乘机相的规律形成结构不同（ GAL 、CPLD ）， FPGA 一般接受查找表结构作为规律形成方法，查找表本质上是一个 RAM 。目前

36、FPGA 中多使用 4 输入的 LUT ，所以每一个 LUT 可看作一个 4 跟的址线的 161RAM ，当用户通过原理图或编程语言描述一个规律电路后， FPGA 开发软件会自动运算规律电路全部结果，并把结果写入RAM ，这样， 当有一个输入信号就等于输入了一个的址，在表中查到相应内容，然后输出即可。图 3-1FPGA 内部结构FPGA 主要由嵌入式模块（ EAB ）、规律阵列块（ LAB ）、快速通道和 I/O 单元四部分组成，图 3-1 为其结构图，下面分别介绍其结构模块：（1） 规律阵列 LAB规律阵列 LAB是由一系列相邻的 LE 构成的，每个 LAB 包括 8 个 LE、相连的进位链

37、和级联链， LAB 把握信号与 LAB 局部互连， LAB 构成了 FPGA 的“粗粒度” 结构，有利于 EDA 软件进行布局布线，优化器件利用，提高性能，图 3-2 是 LAB 的结构图。可编辑资料 - - - 欢迎下载精品名师归纳总结图 3-2LAB 结构图（2） 快速通道在FPGA结 构中， LE 和器件引脚之间的连接是通过快速 通道实现的，快速通 道遍布于整个FPGA 器件，是一系列水平和垂直走向的连续式布线通道，即器件适于用在特殊复杂的设计，接受这种布线结构可推测延时性能。（3） I/O 单元与专用输入端口FPGA 器件的 I/O 引脚是有一些 I/O 单元驱动的。 IOE 位于快速

38、通道的行和列的末端，包含一个双向I/O 缓冲器和一个寄存器，这个寄存器可以用于需要快速建立时间的外部数据的输入寄存器，也可以作为要求“时钟到输出”性能的数据输出寄存器。FPGA 器件供应 6 个专用输入引脚，用来驱动IOE 寄存器的把握端，它使用了专用的布线通道。专用输入的 4 个引脚可用来驱动全局信号。（4） 嵌入式阵列块 EAB嵌入式阵列块是输入、输出口上带有寄存器的RAM ，是由一系列嵌入式 RAM 单元构成，当要实现有关储备器功能时，每个EAB 供应 2048 个位，每一个 EAB 是一个独立结构，它具有共同的输入、互连和把握信号。EAB 可以特殊便利的实现一些规模不大的 RAM 、R

39、OM 、FIFO 或双端口 RAM 等功能模块，如图 3-5 所示。而当 EAB 用来实现计数器、的址译码器、状态机、乘法器、微把握器以及DSP 等复杂规律时，每个 EAB 可以贡献 100 到 600 个等效门。 EAB 可以单独使用，也可以组可编辑资料 - - - 欢迎下载精品名师归纳总结合起来使用 7 。可编辑资料 - - - 欢迎下载精品名师归纳总结3.1.2 设计所用开发平台 （Create-SOPC1000A1CT ）简介Create-SOPC1000A1CT片上系统教案开发平台接受国际著名可编程规律器件公司Altera的Cyclone 系列 100 万门FPGA为核心，整个平台接

40、受模块化设计，各种模块可以自由组合，同时供应丰富的扩展接口，特殊适合于FPGA开发和IP Core的设计可编辑资料 - - - 欢迎下载精品名师归纳总结验证，以及本科生、争辩生学习FPGA设计及中、高级 SOPC设计。开发工程师可利用VHDL 语言、 Verilog 语言、原理图或方程式，结合 Altera集成开发环境 Quartus II， 进行编辑、综合、仿真和布局布线，通 Create-SOPC1000A1CT加载配置并进行设计验证，同时可以在此平台上进行二次开发，它可以中意绝大多数组合规律电路、时序规律电路设计需求。可以与 PC机的串口连接实现与 PC机的通信。可以直接将试验图像显示在

41、 VGA 监视器上。仍可以同时连接 PS/2 鼠标、键盘等输入外设。供应立体声音频接口。此平台仍供应 USB和Ethernet接口，可通过这两个接口直接与运算机相连。FPGA可以嵌入 FLASH controller , SDRAM controller 等外围接口和 Nios II32 位微处理器内核进行较高层次的可编程片上系统（SOPC）设计，进行 SOPC设计时，直接利用C语言编程 , 结合SOPC设计专业级集成开发环境 Nios II IDE 即可完成。3.2 系统模块结构在争辩了频率、相位以及脉宽、占空比的基本概念、基本原理、参数运算及其检测方法和对软硬件开发环境有所明白后，本章将着

42、重分析等精度频率相位计的设计目标，对该系统的整体设计方案以及硬件系统的设计要点加以说明，以便读者较为全面的明白该系统的设计原理和工作过程，从而更便于懂得软件系统的研制目 标、设计思路和开发方法。本课题的总目标是设计基于FPGA 的等精度频率相位计，设计可分为两个部分，分别是信号处理和数据运算，其中信号处理是接收被测信号在确定时间内对被测信号与以基准信号进行分别计数。数据处理是把计数器的结果按其次章介绍的方可编辑资料 - - - 欢迎下载精品名师归纳总结法和公式进行加减乘除运算，得到最终结果系统应达到以下指标： 8 。可编辑资料 - - - 欢迎下载精品名师归纳总结（1） 频率测试功能：测频范畴

43、1KHz 50MHz 。测量精度全域相对误差恒为百万分之二。（2） 脉宽测试功能：测试范畴 0.1s1s，测试精度 0.01 。s（3） 相位测试功能：测试范畴 0 360，测试精度 0.2 。（4） 占空比测试功能：测试范畴为1%99%。为实现设计要求，我把系统分为三个模块，分别为：信号处理模块，用于对标 准频率信号和未知频率信号周期计数。运算模块，用来处理计数器中的数据。译码 显示模块，用来在 FPGA开发平台的 8段LED 管上显示结果。下面分别对这三个模块进行介绍。可编辑资料 - - - 欢迎下载精品名师归纳总结3.2.1 信号处理模块（1） 分频器模块由于试验箱上没有独立的信号输入口用来输入被测信号，所以在本设计中，所有被