EMI抑制的元件材料与集成电 .docx

《EMI抑制的元件材料与集成电 .docx》由会员分享，可在线阅读，更多相关《EMI抑制的元件材料与集成电 .docx（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品名师归纳总结EMI 抑制的元件、材料和集成电路EMI 滤波器元器件(1) Murata扼流圈为更快速数据传输供应良好EMI 过滤性能。该扼流圈适用于高速接口包括IEEE1394Firewire、USB 和 LVDS ，它接受小巧的 1206 封装形式，可中意FCC 提出的电磁干扰 EMI 要求。此外，无引脚 PLW3216S系列使用了该公司新型缠绕技术，具有更高偶合系数，并在GHz 范畴具有极佳共模噪声抑制才能。(2) Chomerics公司的 EMI 垫片可供应大于90dB 的 EMI 屏蔽性能。新的SOFT-SHIELD 5000系列 EMI 垫片符合 UL94V-0 可燃性要求，这些

2、 EMI 垫片由套在软聚氨脂泡沫塑料上的导电纤维封套组成，仅需不到0.175N/mm的封闭压力就可获得40% 的偏差。这些自终结垫片在30MHz 到 1GHz 频率范畴内具有大于 90dB 的 EMI 屏蔽性能，在 10GHz 时大于 75dB 。全部的 SOFT-SHIELD5000垫片都带有压敏粘合剂以易于粘附。垫片形状有矩形、D 和 P 形，以及 C 折叠形。它们可以切割长度、削割部分、冲模切割、画框和特殊形状供应。贴装夹剪和刚性嵌入形状也可供应。(3) Dong Jin EMI防护垫圈由 100% 的聚酯制造。 该垫圈由 100% 的聚酯在不超过200 的温度下镀上铜和镍制造而成。这种

3、垫圈含有UL 认证的聚氨脂泡沫塑料和粘性接头。聚亚氨酯泡沫海绵的密度为45 3 公斤 / 立方厘 M，并最多可拉长至原长度的120% 。该垫圈的表面电阻为0.2 欧姆，同时有一个可选导电带。其参数包括： 依据湿度及盐度的不同， 电阻为 0.05-0.3 欧姆 /平方英寸。 导电带的厚度为100 10 微 M ，附着力为 900 50 克/英寸。压敏胶带厚度为0.13 毫 M。工作温度为 -40 到 204 。现有以下几种型号： D 型带夹子、扁平、矩形，以及D 型、 L 型和 P 形。(4) Daesung Hi-tech的 EMI 滤波器具有 22pF 到 100nF 的电容值。该公司的 S

4、MDEMI 滤波器具有很好的噪声抑制性能， 即使在频率从 20MHz 到 150MHz 的特高速信号线应用中也是如此。 这些滤波器的电容值从 22pF 到 100nF 。其规格如下：额定电压50Vdc 。额定电流 300A 。耐压 125Vdc/ 分钟。绝缘电阻大于100 千兆欧。精度为 20% 。温度范畴从 -30 到 85 。该滤波器适用于 I/O 视频信号线及鼠标和 MODEM的 I/O 电路，能削减由模拟信号产生的数字噪声。它以四线连接，尺寸为9.6 0.15 4.4mm 。EMI 屏蔽网(1) Logistic Ind Supply推出了一种可屏蔽不同元件间电磁干扰EMI 的屏蔽网。

5、这种屏蔽网由镀锡铜线制成，编织成管状并压成扁带形状，很简洁缠绕在扁平电缆和线束的四周。仍有一种屏蔽网带，其背面有带压敏粘接剂的铝箔和PVC 膜。屏蔽网的规范宽度在10mm 和 340mm 之间，特殊尺寸也可以定做。该产品可用于运算机、办公自动化设备和通信设备等，最小订购量为1,000 个。(2) Nisshinbo Tempest 的屏蔽网和布接受特殊的织物处理技术，由镀铜或镀铜 /镍的聚酯材料制成。两种产品都有高达 40dB 至 60dB 的屏蔽性能，并且具有灵敏、阻燃且重量轻的特点 屏蔽网的密度从 29g/m2 到170g/m2 。屏蔽布的密度从 74g/m2 到 115g/m2 。屏蔽网

6、和屏蔽布分别有九种和四种型号。屏蔽网的光学性能可编辑资料 - - - 欢迎下载精品名师归纳总结较好，透亮度在33% 到 66% 之间。其透气性好，防尘性强，适用于VDT 滤波器、 EMI 滚动屏和隔板以及透气罩等。屏蔽布仍有良好的隔热性能。两种产品均可应用于EMI 帘幕、屏蔽墙布、导电带和导电连接器。EMI 屏蔽材料Technit 的 Form-in-PlaceEMI填料是一种加有镀银导电铜粒的硅合成橡胶，固化后可形成适用性很强的EMI 屏蔽和环境密封。通过运算机把握，将这种涂料涂在一维或两维平面上的金属或塑胶壳上，该方法能精确的将这种材料涂敷在边缘，宽度可窄至0.762mm 。其屏蔽成效在1

7、0MHz 时为 75dB 。扩展频谱时钟芯片(1) American Microsystems时钟发生器 IC 通过非线性扩频调制降低了系统EMI ，并具有较低的周期至周期 CPU 时钟抖动 小于 150psp-p ，从而改善了时序边缘。这种用于 133MHz FSB主板的单片主板时钟发生 器 IC 具有 Intel820桌面系统所需的全部时钟， 如高达 133MHz 的四个 CPU 时钟、两个 CPU/2 时钟、七个 PCI 总线时钟、四个 AGP 时钟、三个 IOAPIC 时钟、两个 REF 时钟和一个 USB 时钟。该器件可支持 -0.5% 的非线性扩频调制，并具有独立的CPU 时钟使能

8、、 PCI 时钟使能以及用于时钟把握和电源经管的低电流功率下降能力。通过两个把握输入可获得频率选择、三态和测试模式。(2) IMI 可编程扩展频谱时钟芯片可降低EMI 散射，用途在 PC 、笔记本电脑、 LCD 显示器、打印机和复印机等。 该芯片带有晶振， 可单独工作， 也可接外部时钟。 FS7XX 系列可让工程师对其系统时钟频率作连续变动和调剂，从而使其设计的EMI 散射降至最低。这种降低EMI 散射的方法不仅加快产品面市时间，而且也免掉了为中意 FCC 要求而使用的昂贵滤波和金属屏蔽器件。该系列器件均可在时钟变量的0.6% 至 0.4% 内作调整。频率变化范畴越宽， 扩展到边带上的时钟能量

9、就越多，同时 EMI 散射就越低。 该类器件有 1 、2和 4 时钟倍乘器型号，可大大节省成本。欲明白更多信息，请联系Simon Zhou 。 E-mail: simonzhou通过 PCB 分层堆叠设计把握 EMI 辐射作者： Rick Hartley高级 PCB 硬体工程师Applied Innovation Inc.解决 EMI 问题的方法很多，现代的EMI 抑制方法包括：利用 EMI 抑制涂层、选用合适的EMI 抑制零配件和 EMI 仿真设计等。本文从最基本的PCB 布板动身，争辩PCB 分层堆叠在把握EMI 辐射中的作用和设计技巧。电源汇流排可编辑资料 - - - 欢迎下载精品名师归

10、纳总结在 IC 的电源引脚邻近合理的安置适当容量的电容，可使IC 输出电压的跳变来得更快。然而，问题并非到此为止。由於电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净的驱动IC 输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模 EMI 干扰源。我们应当怎麽解决这些问题？就我们电路板上的 IC 而言，IC 四周的电源层可以看成是优良的高频电容器，它可以收集为干净输出供应高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模 EMI 。当然，电源层到IC 电源引

11、脚的连线必需尽可能短，由于数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上，这要另外争辩。为了把握共模 EMI ，电源层要有助於去耦和具有足够低的电感，这个电源层必需是一个设计相当好的电源层的配对。 有人可能会问， 好到什麽程度才算好？问题的答案取决於电源的分层、层间的材料以及工作频率 即IC 上升时间的函数 。通常，电源分层的间距是6mil ，夹层是 FR4 材料，就每平方英寸电源层的等效电容约为75pF 。明显，层间距越小电容越大。上升时间为 100 到 300ps 的器件并不多， 但是依据目前 IC 的进展速度， 上升时间在 100 到 300ps 范畴的器件将占有很高的

12、比例。对於 100 到 300ps 上升时间的电路， 3mil 层间距对大多数应用将不再适用。那时， 有必要接受层间距小於 1mil 的分层技术，并用介电常数很高的材料代替FR4 介电材料。现在，陶瓷和加陶塑料可以中意 100 到 300ps 上升时间电路的设计要求。尽管将来可能会接受新材料和新方法，但对於今日常见 的 1 到 3ns 上升时间电路、 3 到 6mil 层间距和 FR4 介电材料，通常足够处理高端谐波并使瞬态信号足够低，就是说，共模EMI 可以降得很低。本文给出的PCB 分层堆叠设计实例将假定层间距为3 到 6mil 。电磁屏蔽从信号走线来看，好的分层策略应当是把全部的信号走线

13、放在一层或如干层，这些层紧挨著电源层或接的层。对於电源，好的分层策略应当是电源层与接的层相邻，且电源层与接的层的距离尽可能小，这就是我们所讲的“分层策略。PCB 堆叠什麽样的堆叠策略有助於屏蔽和抑制EMI ？以下分层堆叠技术方案假定电源电流在单一层上流淌，单电压或多电压分布在同一层的不同部份。多电源层的情形稍後争辩。4 层板可编辑资料 - - - 欢迎下载精品名师归纳总结4 层板设计存在如干潜在问题。第一，传统的厚度为62mil 的四层板，即使信号层在外层，电源和接的层在内层，电源层与接的层的间距仍然过大。假如成本要求是第一位的，可以考虑以下两种传统4 层板的替代技术方案。这两个技术方案都能改

14、善EMI抑制的性能，但只适用於板上元件密度足够低和元件四周有足够面积放置所要求的电源覆铜层 的场合。第一种为首选技术方案， PCB 的外层均为的层，中间两层均为信号/电源层。信号层上的电源用宽线走线， 这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低。 从 EMI 把握的角度看， 这是现有的正确4 层 PCB 结构。其次种技术方案的外层走电源和的，中间两层走信号。 该技术方案相对传统 4 层板来说， 改进要小一些， 层间阻抗和传统的 4 层板一样欠佳。假如要把握走线阻抗，上述堆叠技术方案都 要特殊当心的将走线布置在电源和接的铺铜岛的 下边。另外，电源或的层上的铺铜岛之间应尽可 能的互连在一

15、起，以确保DC 和低频的连接性。6 层板假如 4 层板上的元件密度比较大，就最好采用 6 层板。但是， 6 层板设计中某些叠层技术方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面争辩两个实例。第一例将电源和的分别放在第2 和第 5 层， 由於电源覆铜阻抗高， 对把握共模 EMI 辐射特殊不利。不过，从信号的阻抗把握观点来看，这一方法却是特殊正确的。其次例将电源和的分别放在第 3 和第 4 层， 这一设计解决了电源覆铜阻抗问题，由於第 1 层和第 6 层的电磁屏蔽性能差，差模 EMI 增加了。假如两个外层上的信号线数量最少，走线长度很短短於信号最高谐波波长的1/20 ，就这

16、种设计可以解决差模EMI 问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接的 每 1/20 波长为间隔 ，就对差模 EMI 的抑制特殊好。 如前所述， 要将铺铜区与内部接的层多点相联。通用高性能 6 层板设计一般将第 1 和第 6 层布为的层， 第 3 和第 4 层走电源和的。 由於在电源层和接的层之间是两层居中的双微带信号线层，因而EMI 抑制才能是优异的。该设计的缺点在於走线层只有两层。前面介绍过，假如外层走线短且在无走线区域铺铜，就用传统的6 层板也可以实现相同的堆叠。另一种 6 层板布局为信号、的、信号、电源、的、信号，这可实现高级信号完整性设计所需要的环境。信号层与接的层相邻，

17、电源层和接的层配对。明显，不足之处是层的堆叠不平稳。这通常会给加工制造带来麻烦。解决问题的方法是将第3 层全部的空白区域填铜，填铜後假如第3 层的覆铜密度接近於电源层或接的层，这块板可以不严格的算作是结构平稳的电路板。填铜区必需接电源或接的。连接过孔之间的距离仍然是1/20 波长，不见得处处都要连接，但理想情形下应当连接。10 层板可编辑资料 - - - 欢迎下载精品名师归纳总结由於多层板之间的绝缘隔离层特殊薄，所以 10 或 12 层的电路板层与层之间的阻抗特殊低，只要分层和堆叠不出问题，完全可望得到优异的信号完整性。要按62mil 厚度加工制造 12 层板，困难比较多，能够加工12 层板的

18、制造商也不多。由於信号层和回路层之间总是隔有绝缘层，在 10 层板设计中支配中间 6 层来走信号线的技术方案并非正确。 另外，让信号层与回路层相邻很重要， 即板布局为信号、的、信号、信号、电源、的、信 号、信号、的、信号。这一设计为信号电流及其回路电流供应了良好的通路。恰当的布线策略是， 第 1 层沿 X 方向走线， 第 3 层沿 Y 方向走线， 第 4 层沿 X 方向走线， 以此类推。直观的看走线，第 1 层 1 和第 3 层是一对分层组合，第 4 层和第 7 层是一对分层组合，第 8 层和第 10 层是最後一对分层组合。当需要转变走线方向时，第 1 层上的信号线应藉由“过孔到第3层以後再转

19、变方向。实际上，或许并不总能这样做，但作为设计概念仍是要尽量遵守。同样，当信号的走线方向变化时，应当藉由过孔从第8 层和第 10 层或从第 4 层到第 7 层。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如，假如信号在第1 层上走线，回路在第 2 层且只在第 2 层上走线，那麽第 1 层上的信号即使是藉由“过孔转到了第3 层上，其回路仍在第 2 层，从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。假照实际走线不是这样，怎麽办？比如第1 层上的信号线经由过孔到第10 层，这时回路信号只好从第9 层查找接的平面，回路电流要找到最近的接的过孔如电阻或电容等元件的接的引脚。假如碰巧邻近存在

20、这样的过孔， 就真的走运。 假如没有这样近的过孔可用，电感就会变大，电容要减小，EMI 确定会增加。当信号线必需经由过孔离开现在的一对布线层 到其他布线层时，应就近在过孔旁放置接的过孔， 这样可以使回路信号顺当返回恰当的接的层。对於 第 4 层和第 7 层分层组合， 信号回路将从电源层或接的层 即第 5 层或第 6 层返回，由于电源层和接的层之间的电容耦合良好，信号简洁传输。多电源层的设计假犹如一电压源的两个电源层需要输出大电流，就电路板应布成两组电源层和接的层。在这种情形下，每对电源层和接的层之间都放置了绝缘层。这样就得到我们期望的等分电流的两对阻抗相等的电源汇流排。假如电源层的堆叠造成阻抗

21、不相等，就分流就不均匀，瞬态电压将大得多，并且 EMI 会急剧增加。假如电路板上存在多个数值不同的电源电压，就相应的需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接的层。在上述两种情形下，确定配对电源层和接的层在电路板的位置时，切记制造商对平稳结构的要求。归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结鉴於大多数工程师设计的电路板是厚度62mil 、不带盲孔或埋孔的传统印制电路板，本文关於电路板分层和堆叠的争辩都局限於此。厚度差别太大的电路板，本文举荐的分层技术方案可能不理想。此外，带盲孔或埋 孔的电路板的加工制程不同，本文的分层方法也不适用。电路板设计中厚度、过孔制程和电路

22、板的层数不是解决问题的关键，优良的分层 堆叠是保证电源汇流排的旁路和去耦、使电源层或接的层上的瞬态电压最小并将信号 和电源的电磁场屏蔽起来的关键。理想情形下，信号走线层与其回路接的层之间应当 有一个绝缘隔离层，配对的层间距或一对以上 应当越小越好。依据这些基本概念和原就，才能设计出总能达到设计要求的电路板。现在，IC 的上升时间已经很短并将更短，本文争辩的技术对解决EMI 屏蔽问题是必不行少的。Rick Hartley是高速通讯设备制造商Applied Innovation公司的高级硬体工程师， 他在电子设计领域有 35 年体会，最近 25 年他用心於印刷电路板设计和开发，过去10 年他领导高速数位和 RF 电路板设计， 重点是 EMI 把握。感爱好的读者可以藉由电子邮件： rickh与作者联系可编辑资料 - - - 欢迎下载