GPS layout个人总结.doc

《GPS layout个人总结.doc》由会员分享，可在线阅读，更多相关《GPS layout个人总结.doc（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、GPS layout个人总结GPS layout个人总结GPSlayout个人总结1常用叠层结构：八层板（L1TOPL2GNDL3SIGL4SIGL5PWRL6SIGL7GNDL8BOT）六层板（L1TOPL2SIGL3GNDL4SIGL5PWRL6BOT）2各层走线安排原则：尽量安排数据速率高的汇流排资料总线如SDRAM的DATA和ADDRESS总线，LCD的DATA总线，SD卡的DATA线到靠近主地层的层走线，最好上下层皆为地。3电源走线原则：电流流向保证先到去藕电容在到IC引脚；星型走线，即当一个电源给多个模块供电时，要注意总线宽度足够大，一个分支到一个模块或者是同一性质的电路，不要串接

2、在一起，高频模块如FM发射模块，GPS，蓝牙模块的电源要从相对干净（或者说电源源头端）的总线节点引出分支；充电部分和电池供电，USB供电部分的电流较大，线宽要求40mils以上，其中的大容量滤波电容旁边至少要有两个接地过孔。4尽量使板边的走线放到内层，板边元件接地焊盘朝向板边。5各个板块电路用屏蔽罩进行隔离，屏蔽罩对应的裸铜宽度大概为40mil(1mm)左右，元件离屏蔽罩的距离至少12mil左右。6BGA中每2至3个接地pin打一个过孔连接GNDplane(主地)，电源pin也一样。所有带散热copper的IC和BGA表层需加KEEPOUT禁止copper和plane进入。7SDRAM的DAT

3、A总线和ADDRESS总线走线要求长度大致相同，其到CPU的时钟线要先从CPU(BGA)出来再分别到两个SDRAM，保证到SDRAM距离保持一样长。8蓝牙和GPS天线下各层铜片需刨掉，其它信号要远离RF阻抗控制线；所有接地焊盘边就近加上接地过孔。9晶体振荡器输出最短路径进入RFRECIEVER，线宽4mil，RF模块部分表层地掏空处理。10GPS_RF_CLK,GPS_DATA1,GPS_DATA2布线时尽量短,且分别保证被地包裹,至少有三面被地包裹,第四面仅有小信号线且垂直,不得有大信号线未有地平面隔离.11SPEAKER输出线差分，尽量包地，线宽至少12mil,尽量做到16mil；Mic、

4、micbias线差分，尽量包地，线宽至少8mil；耳机音频信号尽量包地，线宽至少12mil；音频AUDIOPA输出线差分输出，线宽至少12mil。12ADC等模拟信号线（比如触摸屏位置控制信号tspx,tspy,tsmx,tsmy）走模拟层，尽量包地或靠近地层。13晶体（晶振）对应底下一层地掏空处理，且不能有其他信号线从此层此处经过。14BGALAYOUT自我总结：a走线顺序：地线电源线打孔SDRAMFlashLCDSD卡GPSAllclock&resetsignalsAC97CODEBTFMOtherpartbBGA外围两圈引脚直接从表层拉线出来与其它元件连接或打孔走内层，第三圈以上引脚以辐

5、射状打孔再走内层。c以排阻，排容方式连接到BGA的信号线扇出顺序遵循排阻排容。dSDRAM的信号线扇出顺序遵循SDRAM。本文来自：我爱研发网(52RD.com)-R&D大本营详细出处：扩展阅读：LAYOUT总结Layout注意问题一：ESD器件由于ESD器件选择和摆放位置同具体的产品相关，下面是一些通用规则：1让元器件尽量远离板边。2敏感线（Reset，PBINT）走板内层不要太靠近板边；RTC部分电路不要靠近板边。3可能的话，PCB四周保留一圈露铜的地线。4.ESD器件接地良好，直接（通过VIA）连接到地平面。5.受保护的信号线保证先通过ESD器件，路径尽量短。二：天线1.13MHz泄漏，

6、会导致其谐波所在的Channel:Chan5,Chan70，Chan521、586、651、716、781、846等灵敏度明显下降；13MHz相关线需要充分屏蔽。2.一般FPC和LCDM离天线较近，容易产生干扰，对FPC上的线需要采取滤波（RC滤波）措施和屏蔽FPC，并可靠接地。靠近天线部分的板上线（不管什么类型）尽量要走到内层或采取一定的屏蔽措施，来降低其辐射。（板内的其他信号可能耦合到走在表层的信号线上，产生辐射干扰。）三LCD1.注意FPC连接器的信号定义：音频信号线最好两边有地线保护；音频信号线与电平变换频繁的信号线要有足够间距；2.FPC上的时钟信号及其他电平变换频繁的信号要有地线保

7、护减少EMI影响；3.LCD的数据线格式是否和BB芯片匹配？例如i80或M68在时序上要求不一致等问题。4.设计中对LCM上的JPEGIC时钟信号的频率，幅值要满足需求。如果时钟幅度不够可能导致JPEG不工作或不正常；注意Camera的输入时钟对Preview的影响，通常较高的Preview刷新帧数要求时钟频率高。5.布局上，升压电路远离天线；音频器件和音频走线；给Camera供电的LDO靠近Camera放置；主板上Hall器件的位置要恰当，不能对应上盖LCD屏的位置，否则上盖的磁铁不能正对着Hall器件。四音频设计PCB布局1.音频器件远离天线、RF、数字部分，防止天线辐射对音频器件（音频功

8、放等）的干扰；如果靠的很近，应该考虑使用屏蔽罩。2.所有audio信号在进入芯片（SC6600B，音频功放等）的地方应该加滤波电路，防止天线辐射通过音频信号线进入到芯片。3.差分电路布局时应该做到对称；应该考虑电路信号的走向，并且要考虑到布线的顺畅。4.音频器件周围尽量不放置别的器件，从布局上防止其他电路对Audio电路的影响。5.布局时应该考虑安装，防止整机安装以后，音频器件可能受到的异常干扰，如cable，LCD，机壳等。6.MIC和耳机信号的滤波电容应尽量靠近相应的接口。为了减小噪声的引入，AVDDVB，AVDDVBO，AVDDAUX，AVDDBB，VBRER1的滤波电容离PIN要尽可能

9、的近。基带芯片的PINAVDD36滤波电容33UF要离PINAVDD36尽可能的近。7.音频器件应该远离供给射频PA的VBAT电源路线，最好其和PA分别处于板的两边，间隔比较大。8.布局时应该考虑避开电流的主要回流路径。音频部分PCB布线1.差分音频信号线采用差分的走线规则。尽量作到平行，等长同层走线。注意音频信号线与其他信号的隔离（通常用地隔离）。2.保证所有audio信号经过滤波以后进入到芯片之前不能受到任何天线辐射的干扰。3.尽量避免其它信号（power,digital,analog,RF等）对与音频信号的干扰。禁止出现其它信号与音频信号平行走线，避免交叉。尤其需要注意那些在整机安装完成

10、以后可能会受到RF强烈辐射的信号。4.滤波电路的输入输出级在布线时注意相互隔离，不能有耦合，影响滤波效果。5.Vbias信号受到干扰，会严重引起上行噪音。在布线时应该防止其受到干扰。6.电源信号采用星型走线，到PA的电源线应该是单独一根走线，并且短、粗；保证PA到电源地之间的地回路阻抗足够小。避免PA工作时在VBAT上产生的217HZ跌落幅度过大。7.上行、下行音频电路和走线尽量与其它电路和走线隔离，特别需要注意避开数字和高频电路。8.模拟地尽量形成块状，能起到较好的干扰屏蔽和信号耦合效果。9.基带芯片音频部分电源AVDD36，AVDDVB，AVDDVBO，VBREF1的走线要尽量短、足够的宽

11、。微过孔的种类电路板上不同性质的电路必须分隔，但是又要在不产生电磁干扰的最佳情况下连接，这就需要用到微过孔(microvia)。通常微过孔直径为0.05mm至0.20mm，这些过孔一般分为三类，即盲孔(blindvia)、埋孔(buryvia)和通孔(throughvia)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型制程完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，

12、可用于实现内部互连或作为组件的黏着定位孔。采用分区技巧在设计RF电路板时，应尽可能把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来。就是让高功率RF发射电路远离低功率收电路。如果PCB板上有很多空间，那么可以很容易地做到这一点。但通常零组件很多时，PCB空间就会变的很小，因此这是很难达到的。可以把它们放在PCB板的两面，或者让它们交替工作，而不是同时工作。高功率电路有时还可包括RF缓冲器(buffer)和压控振荡器(VCO)。设计分区可以分成实体分区(physicalpartitioning)和电气分区(Electricalpartitioning)。实体分区主要涉及零组件布局、方

13、位和屏蔽等问题；电气分区可以继续分成电源分配、RF走线、敏感电路和信号、接地等分区。实体分区零组件布局是实现一个优异RF设计的关键，最有效的技术是首先固定位于RF路径上的零组件，并调整其方位，使RF路径的长度减到最小。并使RF输入远离RF输出，并尽可能远离高功率电路和低功率电路。最有效的电路板堆栈方法是将主接地安排在表层下的第二层，并尽可能将RF线走在表层上。将RF路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主接地上的虚焊点，并可减少RF能量泄漏到层叠板内其它区域的机会。在实体空间上，像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器

14、总是有多个RF/IF信号相互干扰，因此必须小心地将这一影响减到最小。RF与IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块接地面积。正确的RF路径对整块PCB板的性能而言非常重要，这也就是为什么零组件布局通常在行动电话PCB板设计中占大部份时间的原因。在行动电话PCB板上，通常可以将低噪音放大器电路放在PCB板的某一面，而高功率放大器放在另一面，并最终藉由双工器在同一面上将它们连接到RF天线的一端和基频处理器的另一端。这需要一些技巧来确保RF能量不会藉由过孔，从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以藉由将盲孔安排在PCB板两面都不受RF干扰的区域，来将过孔的不利影响减到最

15、小。金属屏蔽罩有时，不太可能在多个电路区块之间保留足够的区隔，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内，但金属屏蔽罩也有副作用，例如：制造成本和装配成本都很高。外形不规则的金属屏蔽罩在制造时很难保证高精密度，长方形或正方形金属屏蔽罩又使零组件布局受到一些限制；金属屏蔽罩不利于零组件更换和故障移位；由于金属屏蔽罩必须焊在接地面上，而且必须与零组件保持一个适当的距离，因此需要占用宝贵的PCB板空间。尽可能保证金属屏蔽罩的完整非常重要，所以进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好将信号线路层的下一层设为接地层。RF信号线可以从金属屏蔽罩底部的小缺口和接地缺口处的布线

16、层走线出去，不过缺口处周围要尽可能被广大的接地面积包围，不同信号层上的接地可藉由多个过孔连在一起。尽管有以上的缺点，但是金属屏蔽罩仍然非常有效，而且常常是隔离关键电路的唯一解决方案。电源去耦电路此外，恰当而有效的芯片电源去耦(decouple)电路也非常重要。许多整合了线性线路的RF芯片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来滤除全部的电源噪音。(图一)最小电容值通常取图一芯片电源去耦电路决于电容本身的谐振频率和接脚电感，C4的值就是据此选择的。C3和C2的值由于其自身接脚电感的关系而相对比较大，从而RF去耦效果要差一些，不过它们较适合于滤除较低频率的噪音信号。

17、RF去耦则是由电感L1完成的，它使RF信号无法从电源线耦合到芯片中。因为所有的走线都是一条潜在的既可接收也可发射RF信号的天线，所以，将射频信号与关键线路、零组件隔离是必须的。这些去耦组件的实体位置通常也很关键。这几个重要组件的布局原则是：C4要尽可能靠近IC接脚并接地，C3必须最靠近C4，C2必须最靠近C3，而且IC接脚与C4的连接走线要尽可能短，这几个组件的接地端(尤其是C4)通常应当藉由板面下第一个接地层与芯片的接地脚相连。将组件与接地层相连的过孔应该尽可能靠近PCB板上的组件焊盘，最好是使用打在焊盘上的盲孔将连接线电感减到最小，电感L1应该靠近C1。一个集成电路或放大器常常具有一个开集

18、极(opencollector)输出，因此需要一个上拉电感(pullupinductor)来提供一个高阻抗RF负载和一个低阻抗直流电源，同样的原则也适用于对这一电感的电源端进行去耦。有些芯片需要多个电源才能工作，因此可能需要两到三套电容和电感来分别对它们进行去耦处理，如果该芯片周围没有足够的空间，那么去耦效果可能不佳。尤其需要特别注意的是:电感极少平行靠在一起，因为这将形成一个空芯变压器，并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中之一的高度，或者成直角排列以使其互感减到最小。电气分区电气分区原则上与实体分区相同，但还包含一些其它因素。现代行动电话的某些部份采用不同工作电压，并借

19、助软件对其进行控制，以延长电池工作寿命。这意味着行动电话需要运行多种电源，而这产生更多的隔离问题。电源通常由连接线(connector)引入，并立即进行去耦处理以滤除任何来自电路板外部的噪音，然后经过一组开关或稳压器，之后，进行电源分配。在行动电话里，大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大器的电源单独设计出一条尽可能宽的大电流线路，以使发射时的压降(voltagedrop)能减到最低。为了避免太多电流损耗，需要利用多个过孔将电流从某一层传递到另一层。此外，如果不能在高功率放大器的电源接脚端对它进行充分的去耦，那么高功率噪音将会辐射到整块电路板上，并带来各

20、种各样的问题。高功率放大器的接地相当重要，并经常需要为其设计一个金属屏蔽罩。RF输出必须远离RF输入在大多数情况下，必须做到RF输出远离RF输入。这原则也适用于放大器、缓冲器和滤波器。在最坏的情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。它们可能会变得不稳定，并将噪音和互调相乘信号(intermodulationproducts)添加到RF信号上。如果射频信号线从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性。为了使输入和输出得到良好的隔离，首先在滤波器周围必须是一块主接地面积，其次滤波器下层区域也必须是一块接地面积，并且此接地

21、面积必须与围绕滤波器的主接地连接起来。把需要穿过滤波器的信号线尽可能远离滤波器接脚也是个好方法。此外，整块电路板上各个地方的接地都要十分小心，否则可能会在不知不觉中引入一条不希望发生的耦合信道。(图二)详细说明了这一接地办法。有时可以选择走单端(single-ended)或平衡的RF信号线(balancedRFtraces)，有关串音(crosstalk)和EMC/EMI的原则在这里同样适用。平衡RF信号线如果走线正确的话，可以减少噪音和串音，但是它们的阻抗通常比较高。而且为了得到一个阻抗匹配的信号源、走线和负载，需要保持一个合理的线宽，这在实际布线时可能会有困难。缓冲器图二滤波器四周被接地面

22、（绿色区域）包围缓冲器可以用来提高隔离效果，因为它可把同一个信号分为两个部份，并用于驱动不同的电路。尤其是本地振荡器可能需要缓冲器来驱动多个混频器。当混频器在RF频率处到达共模隔离(commonmodeisolation)状态时，它将无法正常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。缓冲器对设计的帮助很大，它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短，由于缓冲器的输入信号电平比较低，因此它们不易对板上的其它电路造成干扰。压控振荡器压控振荡器(VCO)可将变化的电压转换为变化的频率，这一特性被用于高速频道切换，但它们同样也将控制电压上的微量噪音转

23、换为微小的频率变化，而这就给RF信号增加了噪音。总之，在压控振荡器处理过以后，再也没有办法从RF输出信号中将噪音去掉。困难在于VCO控制线(controlline)的期望频宽范围可能从DC到2MHz，而藉由滤波器来去掉这么宽的频带噪音几乎是不可能的；其次，VCO控制线通常是一个控制频率的反馈回路的一部份，它在很多地方都有可能引入噪音，因此必须非常小心处理VCO控制线。谐振电路谐振电路(tankcircuit)用于发射机和接收机，它与VCO有关，但也有它自己的特点。简单地说，谐振电路是由一连串具有电感电容的二极管并连而成的谐振电路，它有助于设定VCO工作频率和将语音或数据调变到RF载波上。所有V

24、CO的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的零组件、占据面积大、通常运行在一个很高的RF频率下，因此谐振电路通常对噪音非常敏感。信号通常排列在芯片的相邻接脚上，但这些信号接脚又需要与较大的电感和电容配合才能工作，这反而需要将这些电感和电容的位置尽量靠近信号接脚，并连回到一个对噪音很敏感的控制环路上，但是又要尽量避免噪音的干扰。要做到这点是不容易的。自动增益控制放大器自动增益控制(AGC)放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有AGC放大器。AGC放大器通常能有效地滤掉噪音，不过由于行动电话具备处理发射和接收信号强度快速变化的能力，因此要求AGC电路有一个

25、相当大的频宽，这就使AGC放大器很容易引入噪音。设计AGC线路必须遵守模拟电路的设计原则，亦即使用很短的输入接脚和很短的反馈路径，而且这两处都必须远离RF、IF或高速数字信号线路。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去耦。如果必须在输入或输出端设计一条长的走线，那么最好是选择在输出端实现它，因为，通常输出端的阻抗要比输入端低得多，而且也不容易引入噪音。通常信号电平越高，就越容易将噪音引入到其它电路中。接地要确保RF走线下层的接地是实心的，而且所有的零组件都要牢固地连接到主接地上，并与其它可能带来噪音的走线隔离开来。此外，要确保VCO的电源已得到充分去耦，由于VCO的RF输出

26、往往是一个相当高的电平，VCO输出信号很容易干扰其它电路，因此必须对VCO加以特别注意。事实上，VCO往往放在RF区域的末端，有时它还需要一个金属屏蔽罩。在所有PCB设计中，尽可能将数字电路远离模拟电路是一个大原则，它同样也适用于RFPCB设计。公共模拟接地和用于屏蔽和隔开信号线的接地通常是同等重要的。同样应使RF线路远离模拟线路和一些很关键的数字信号，所有的RF走线、焊盘和组件周围应尽可能是接地铜皮，并尽可能与主接地相连。微型过孔（microvia）构造板在RF线路开发阶段很有用，它毋须花费任何开销就可随意使用很多过孔，否则在普通PCB板上钻孔将会增加开发成本，这在大批量产时是不经济的。将一

27、个实心的整块接地面直接放在表面下第一层时，隔离效果最好。将接地面分成几块来隔离模拟、数字和RF线路时，其效果并不好，因为最终总是有一些高速信号线要穿过这些分开的接地面，这不是很好的设计。4.1NormalDesignguidecheck在PCBlayout的过程中需要注意以下注意事项：4.1.1DCXOCrystalPCBlayoutDCXO是非常敏感的器件，容易受外界干扰，尤其是时钟信号干扰。从4210的封装来看，Xtal1、Xtal2距离SPI总线的SCLK非常近，更需要关注。否则非常容易导致相位误差恶化、灵敏度不佳等。4.1.2MatchingNetworkLNA的输入layout至关重

28、要，layout的优劣将直接影响灵敏度、AMsuppression以及blocking等性能。在LNA和sawfilter中间的matchingnetwork的设计布局将直接决定最终的设计能否成功。1,高Band的性能更容易受到干扰，所以DCS/PCSband的matchingnetwork电路一定要对称;2,器件之间的布线一定要尽可能的短;3,差分走线的环路面积要尽可能的小;4,sawfilter的接地一定要就近多打通孔，从而可以有效的提高sawfilter的带外抑制指标;5,sawfilter和matchingnetwork下面的地需要镂空，距地平面的距离满足大于400um的最小要求;6,

29、sawfilter的输入需要注意50欧姆阻抗匹配，需要综合板材、层厚、距离地宽度等因素设计50欧姆地走线。4.1.3RFOutputRF输出到PA输入部分需要综合板材、层厚、距离地的宽度等因素设计50欧姆走线。1,RF输出本身还有DC成分，一般要在PA输入前加隔直电容;2,为了匹配PA的输入，还需要加上PI衰减网络;3,RFOUT和PA之间的走线要直，距离要短，走线需要避开时钟、基带接口等，以避免互相干扰;4,注意多打通孔以避免RFOUT和周围空间的耦合。4.1.4PowerSupply为保证电源干净，电源的输入pin均需要就近接去耦电容；电源线不要过细,按照1A/mm的走线规则设计。VPA走

30、线50mil，Vrf走线10mil。4.1.5BBI/QBBIQ信号的质量将会影响到ModulationSpectrum等RF性能，因此在layout的过程中需要注意差分走线，避免同CLK、RFOUT等信号平行走线，避免共模干扰。4.2EMI走线注意点SC6600M提供2个时钟，给SDRam的时钟（软件设置为72MHz），给sensor的时钟（软件设置为72MHz），它们都是由PLL分频得到，PLL的频率为144MHz，在PCB布线时，要尤其注意这些CLK的走线，尽量抑制这些线对外部的辐射，走线时遵循以下几个原则。1,给sensor的clk上下两层要有地平面使之与接收通路的走线相隔离，该线不能

31、正走在接收通路走线的正下方，该线避免使用2-7的孔；2,clkmcu的走线要上下左右有地使之与其他走线相隔离，该线避免打2-7孔，该线不能走在键盘pad下；3,在SC6600M的clkmcupin的周围的走线要同样作好隔离，这些线尽量避免走到top或bottom层；4,进入EMIFilter的线最好不要裸露在top或bottom层。手机PCBLayout与布局经验总结1.sirfreference典型的四，六层板，标准FR4材质2.所有的元件尽可能的表贴3.连接器的放置时，应尽量避免将噪音引入RF电路，尽量使用小的连接器，适当的接地4.所有的RF器件应放置紧密，使连线最短和交叉最小（关键）5.

32、所有的pin有应严格按照referenceschematic.所有IC电源脚应当有0.01uf的退藕电容，尽可能的离管脚近，而且必须要经过孔到地和电源层6.预留屏蔽罩空间给RF电路和基带部分，屏蔽罩应当连续的在板子上连接，而且应每隔100mil（最小）过孔到地层7.RF部分电路与数字部分应在板子上分开8.RF的地应直接的接到地层，用专门的过孔和和最短的线9.TCXO晶振和晶振相关电路应与高slew-rate数字信号严格的隔离10.开发板要加适当的测试点11.使用相同的器件，针对开发过程中的版本12.使RTC部分同数字，RF电路部分隔离，RTC电路要尽可能放在地层之上走线在数字和模拟并存的系统中

33、，有2种处理方法，一个是数字地和模拟地分开，比如在地层，数字地是独立地一块，模拟地独立一块，单点用铜皮或FB磁珠连接，而电源不分开；另一种是模拟电源和数字电源分开用FB连接，而地是统一地地。这两种方法效果是否一样？应该说从原理上讲是一样的。因为电源和地对高频信号是等效的。区分模拟和数字部分的目的是为了抗干扰，主要是数字电路对模拟电路的干扰。但是，分割可能造成信号回流路径不完整，影响数字信号的信号质量，影响系统EMC质量。因此，无论分割哪个平面，要看这样作，信号回流路径是否被增大，回流信号对正常工作信号干扰有多大。现在也有一些混合设计，不分电源和地，在布局时，按照数字部分、模拟部分分开布局布线，避免出现跨区信号。+,h3|;F%L(2p1o何谓差分布线？差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依靠两根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。高速数字芯片在其逻辑门跳变时，瞬间的电流变化量很大，上升沿或下降沿时间越小，变化量就越大，这个变化会引起对应的电源地波动，从而产生了噪声。第 17 页 共 17 页