2022年全加器和全减器的设计实验报告.pdf

《2022年全加器和全减器的设计实验报告.pdf》由会员分享，可在线阅读，更多相关《2022年全加器和全减器的设计实验报告.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、全加器和全减器的设计实验报告实验 全加器与全减器的设计实验报告姓名:刘梦梦学号 :15336113 一.预习报告 : 二.实验报告 : 1、设计过程全加器 : 1)通过真值表分析得到Sum = (AB)C(N) C(N+1) = AB + C(N)(AB) 由于实验过程中没有或门可以供使用, 所以对 C(N+1)的形式做变更。 C(N+1) = A,B,C(N) 的产生使用 74LS197,即 sum可使用两个 74LS86实现,C(N+1)可使用三个74LS00与非门与一个 74LS86异或门实现。用 proteus 软件进行仿真测试 : 2)使用 74LS138译码器实现 ,可以实现三个变

2、量的逻辑函数。 Y0-Y7代表着输入变量的全部最小项。通过真值表可以得到Sum = = C(N+1) = = 即使用两个四输入与非门74LS20即可实现用 proteus 软件进行电路仿真测试 : 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 1 页，共 6 页 - - - - - - - - - - 全加器和全减器的设计实验报告全减器 : 1)通过真值表分析得到Sum = (A B)C(N) C(N+1) = BC(N) + (BC(N) 由于实验过程中没有或门可以供使用,所以对 C(N+1)的形式做

3、变更。 C(N+1) = A,B,C(N) 的产生使用 74LS197, 即 sum 可使用两个 74LS86实现,C(N+1) 可使用三个 74LS00与非门与一个 74LS86异或门实现 ,其中的实现可以将 A 接入一个与非门 ,达到取反。用 proteus 软件进行仿真测试 : 2)使用 74LS138译码器实现 ,可以实现三个变量的逻辑函数。 Y0-Y7代表着输入变量的全部最小项。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 2 页，共 6 页 - - - - - - - - - - 全加器和全

4、减器的设计实验报告通过真值表可以得到Sum = = C(N+1) = 即使用两个四输入与非门74LS20即可实现用 proteus 软件进行电路仿真测试 : 2、实验过程全加器 : 1）利用门电路实现。使用 74ls197构成十六进制计数器产生8421 码作为 A,B,C(N) 的信号输入 ,将 CP0接连续脉冲 10kHz,Q0与 CP1, 连接,Q2,Q1,Q0分别作为 A,B,C(N), 将 A,B接入 74ls86,其输出与 C(N)再一起接入 74ls86,输出即为 sum。 再将 A,B一起接入 74ls00,将 A,B异或的输出与 C(N)一起接入 74ls00,两个 74ls0

5、0的输出一起接入一个74ls00,最后输出即为 C(N+1)、连接电路后 ,把 A,B,C(N),SUM,C(N+1) 分别接入逻辑分析仪的D2-D6、得到波形如下 : 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 3 页，共 6 页 - - - - - - - - - - 全加器和全减器的设计实验报告1 2 3 4 5 6 7 8 9 10 11 12 13 14 D2 1 0 0 0 0 1 1 1 1 0 0 0 0 1 D3 1 0 0 1 1 0 0 1 1 0 0 1 1 0 D4 1 0

6、1 0 1 0 1 0 1 0 1 0 1 0 D5 1 0 1 1 0 1 0 0 1 0 1 1 0 1 D6 1 0 0 0 1 0 1 1 1 0 0 0 1 0 2)使用 74ls138,产生 A,B,C(N) 的方法同上 ,将 138的输入 S2=A,S1=B,S0=C(N),G1接高电平 ,G2A与 G2B接低电平 ,根据设计过程的计算 ,将 Y1,Y2,Y4,Y7 接入 74ls20,输出即为 SUM,将Y3,Y5,Y6,Y7 接入 74ls20,输出即为 C(N+1)、连接电路后 ,把 A,B,C(N),SUM,C(N+1) 分别接入逻辑分析仪的D2-D6、得到波形如下 :

7、1 2 3 4 5 6 7 8 9 10 11 12 13 14 D2 0 1 1 1 1 0 0 0 0 1 1 1 1 0 D3 1 0 0 1 1 0 0 1 1 0 0 1 1 0 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 4 页，共 6 页 - - - - - - - - - - 全加器和全减器的设计实验报告D4 1 0 1 0 1 0 1 0 1 0 1 0 1 0 D5 0 1 0 0 1 0 1 1 0 1 0 0 1 0 D6 1 0 1 1 1 0 0 0 1 0 1 1 1 0

8、 全减器 : 1）利用门电路实现。使用74ls197构成十六进制计数器产生8421 码作为 A,B,C(N) 的信号输入,将 CP0接连续脉冲 10kHz,Q0与 CP1, 连接,Q2,Q1,Q0分别作为 A,B,C(N), 将 A,B接入 74ls86,其输出与 C(N)再一起接入 74ls86,输出即为 sum。再将 B,C(N) 一起接入74ls86,将 A 接入 74ls00,两者的输出一起接入74ls00,其输出再与将 B,C(N) 接入 74ls00的输出一起接入一个 74ls00,最后输出即为 C(N+1) 、连接电路后 ,把 A,B,C(N),SUM,C(N+1) 分别接入逻辑

9、分析仪的D2-D6、得到波形如下 : 1 2 3 4 5 6 7 8 9 10 11 12 13 14 D2 0 1 1 1 1 0 0 0 0 1 1 1 1 0 D3 1 0 0 1 1 0 0 1 1 0 0 1 1 0 D4 1 0 1 0 1 0 1 0 1 0 1 0 1 0 D5 0 1 0 0 1 0 1 1 0 1 0 0 1 0 D6 1 0 0 0 1 0 1 1 1 0 0 0 1 0 2)使用 74ls138,产生 A,B,C(N) 的方法同上 ,将 138的输入 S2=A,S1=B,S0=C(N),G1接高电平 ,G2A与 G2B接低电平 ,根据设计过程的计算 ,将

10、 Y1,Y2,Y4,Y7 接入 74ls20,输出即为 SUM,将Y1,Y2,Y3,Y7 接入 74ls20,输出即为 C(N+1)、连接电路后 ,把 A,B,C(N),SUM,C(N+1) 分别接入逻辑分析仪的D2-D6、得到波形如下 : 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 5 页，共 6 页 - - - - - - - - - - 全加器和全减器的设计实验报告1 2 3 4 5 6 7 8 9 10 11 12 13 14 D2 0 1 1 1 1 0 0 0 0 1 1 1 1 0 D3

11、 1 0 0 1 1 0 0 1 1 0 0 1 1 0 D4 1 0 1 0 1 0 1 0 1 0 1 0 1 0 D5 0 1 0 0 1 0 1 1 0 1 0 0 1 0 D6 1 0 0 0 1 0 1 1 1 0 0 0 1 0 实验中出现的问题及分析 : 1 关于产生 A,B,C(N) 的方法 ,一开始没有使用计数器 ,使用了连续脉冲 ,但就是这样无法使A,B,C(N) 同时具有不同的状态。 通过分析 ,实验一种使用的 74ls197计数器虽然产生的就是 8421 码,但就是对于三变量也可以使其具有真值表上的全部状态。2 预习报告中对于全加器全减器的设计中使用了门电路,并且使用了或门 ,但就是实验箱上没有或门可用 ,所以对函数式做了变形 ,即可使用或非门即74ls00来实现。3.总结1)通过真值表得函数关系后,在使用元件有限制的情况下,要对函数式做适当变形以适应相应的芯片功能。2)函数式本身反映了要使用的逻辑电路,要根据函数式对应的元件,明确先后顺序 ,从内到外连接电路精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 6 页，共 6 页 - - - - - - - - - -