数电课后习题(共32页).doc

《数电课后习题(共32页).doc》由会员分享，可在线阅读，更多相关《数电课后习题(共32页).doc（32页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上习题数字电子技术基础习题第一章逻辑代数基础1.1、用布尔代数的基本公式和规则证明下列等式。1.2 、求下列函数的反函数。1.3 、写出下列函数的对偶式。1.4 、证明函数 F 为自对偶函数。1.5 、用公式将下列函数化简为最简 “与或”式。1.6 、逻辑函数。若 A 、 B 、 C 、 D 、的输入波形如图所示，画出逻辑函数 F 的波形。1.7 、逻辑函数 F 1 、 F 2 、 F 3 的逻辑图如图 2 35 所示，证明 F 1 =F 2 =F 3 。1.8 、给出“与非”门、“或非”门及“异或”门逻辑符号如图 2 36 （ a ）所示，若 A 、 B 的波形如图

2、2 36 （ b ），画出 F 1 、 F 2 、 F 3 波形图。1.9 、用卡诺图将下列函数化为最简“与或”式。1.10 、将下列具有无关最小项的函数化为最简“与或”式；1.11 、用卡诺图将下列函数化为最简“与或”式；1.12 用卡诺图化简下列带有约束条件的逻辑函数 1.13 、用最少的“与非”门画出下列多输出逻辑函数的逻辑图。第二章 门电路2.1 由 TTL 门组成的电路如图 T2.1 所示，已知它们的输入短路电流为 I is 1.6 A ，高电平输入漏电流 I iH 40 A 。试问：当 A=B=1 时， G 1 的 电流（拉，灌）为 ； A=0 时， G 1 的 电流（拉，灌）为

3、。图 T2.2 中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平 U OH = ；输出低电平 U OL = ；输入短路电流 I is = ；高电平输入漏电流 I iH= ；阈值电平 U T = ；开门电平 U ON = ；关门电平 U OFF = ；低电平噪声容限 U NL = ；高电平噪声容限 U NH = ；最大灌电流 I OLMax = ；扇出系数 N= 。 2.3 TTL 门电路输入端悬空时，应视为 ；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 （ 3.5V ， 0V ， 1.4V ）。 2.4 CT74 、 CT74H 、 CT74S 、 CT74LS

4、四个系列的 TTL 集成电路，其中功耗最小的为 ；速度最快的为 ；综合性能指标最好的为 。 2.5 CMOS 门电路的特点：静态功耗 （很大，极低）；而动态功耗随着工作频率的提高而 （增加，减小，不变）；输入电阻 （很大，很小）；噪声容限 （高，低，等）于 TTL 门。 2.6 集电极开路门（ OC 门）在使用时须在 之间接一电阻（输出与地，输出与输入，输出与电源）。 2.7 图 2.3 所示电路中， G 1 、 G 2 、 G 3 是 74LS 系列的 OC 门，输出高电平时漏电流 Icex=100 A ，其输出电流 I LOmax =8mA ； G 4 、 G 5 、 G 6 是 74LS

5、 系列的与非门，其输入电流 I iL =400 A ， I iH =20 A 。试计算电阻 R L 的取值范围。2.8 图 T2.4 中 G 1 为 TTL 三态门， G 2 为 TTL 与非门，万用表的内阻 20k /V ，量程 5V 。当 C=1 或 C=0 以及 S 通或断等不同情况下， U 01 和 U 02 的电位各是多少？ 请填入表中，如果 G 2 的悬空的输入端改接至 0.3V ，上述结果将有何变化？ 2.9 图 T2.5 示电路为 TTL 门电路，若用高内阻电压表各图 M 点的电压，估算一下量测出 M 点的电压为多少伏，并说明理由。 2.10 图 T2.6 示电路为 TTL 门

6、电路，非门的输入短路电流，高电平输入电流为，当门 1 输入 A 为“ 1 ” 或“ 0 ” 时，问各流入门 1 输出端的电流为多少毫安？ 2.11 某同学按照上图线路做实验时，当 A= “ 1 ” 时， M 点的电压 V M =1.6V 左右，试分析原因。 2.12 图 T2.7 所示电路为 TTL 三态门。三态门控制端波形如图所示，试分析此电 路能否正常工作， 2.13 图 T2.8 为由 TTL “与非”门组成的电路，输入 A 、 B 的波形如图所示，试画出 V 0 的波形。2.14 图 T2.9 中门 1 、 2 、 3 均为 TTL 门电路，平均延迟时间为 20ns ，画出 V O 的

7、波形。 第三章 组合数字电路习题：3.1 分析图图 T3.1 所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。 3.2 逻辑电路如图 T3.2 所示： 1 、写出 S 、 C 、 P 、 L 的函数表达式； 2 、当取 S 和 C 作为电路的输出时，此电路的逻辑功能是什么？ 3.3 图 T3.3 为由三个全加器构成的电路试写出其输出 F 1 ， F 2 ， F 3 ， F 4 的表达式。 3.4 图 T3.4 为由集成四位全加器 74LS283 和或非门构成的电路，已知输入 DCBA 为 BCD 8421 码 ，写出 B 2 B 1 的表达式，并列表说明输出 DCBA 为

8、何种编码？3.5 图 T3.5 是由 3 线 /8 线译码器 74LS138 和与非门构成的电路，试写出 P 1 和 P 2 的表达式，列出真值表，说明其逻辑功能。 3.6 图 T3.6 是由八选一数据选择器构成的电路，试写出当 G 1 G 0 为各种不同的取值时的输出 Y 的表达式。 3.7 某水仓装有大小两台水泵排水，如图 T3.7 所示。试设计一个水泵启动、停止逻辑控制电路。具体要求是当水位在 H 以上时，大小水泵同时开动；水位在 H 、 M 之间时 , 只开大泵；水位在 M 、 L 之间时，只开小泵；水位在 L 以下时 , 停止排水。 （列出真值表，写出与或非型表达式，用与或非门实现，

9、注意约束项的使用） 3.8 仿照全加器设计一个全减器，被减数 A ，减数 B ，低位来的借位 J 0 ，差为 D ，向上一位的借位为 J 。要求： 1 、列出真值表，写出 D 、 J 的表达式；2 、仿全加器，用二输入与非门实现； 3 、用最小项译码器 74LS138 实现；4 、用双四选一数据选择器实现。 3.9 设计一组合数字电路，输入为四位二进制码 B 3 B 2 B 1 B 0 ，当 B 3 B 2 B 1 B 0 是 BCD 8421 码 时输出 Y=1 ；否则 Y=0 。列出真值表，写出与或非型表达式，用集电极开路门实现。 3.10 设计一显示译码器，输入三个变量，输出控制共阳极数

10、码管显示六个字形，字形从 0-9 及 A-Z 中任选，要求用与非门实现。 3.11 试用最小项译码器 74LS138 和和一片 74LS00 实现逻辑函数：3.12 试用四位全加器 74LS283 和二输入与非门实现 BCD 8421 码 到 BCD 5421 码 的转换。 3.13 设计一个 8421 码 转换成格雷码的转换电路。列出表达式，用“异或”门实现之。 3.14 设计一个多功能组合数字电路，实现下表所示逻辑功能。表中 C 1 ， C 0 为功能选择输入信号； A ， B 为输入变量； F 为输出。 1 、列出真值表，写出 F 的表达式； 2 、用八选一数据选择器和门电路实现。3.1

11、5 用 8 选 1 数据选择器实现下列函数：3.16 分析图 3.8(a) 所示电路 , 写出 L ， Q ， G 的表达式，列出真值表，说明它完成什么逻辑功能；用图 3.8(a) 所示电路与集成四位数码比较器（如图 3.8(b) 所示）构成一个五位数码比较器。 3.17 要实现逻辑函数，能否只使用一片集成电路，是什么型号，如何连线？ 3.18 分析图 T3.9 所示电路中，当 A 、 B 、 C 、 D 只有一个改变状态时，是否存在竞争冒险现象？如果存在，都发生在其他变量为何种取值的情况下？ 第四章 触发器和定时器4.1 图 T4.1(a) 是由与非门构成的基本 R-S 触发器，试画出在图

12、(b) 所示输入信号的作用下的输出波形。 4.2 分析图 T4.2 所示电路，列出特性表，写出特性方程，说明其逻辑功能。 4.3 由 CMOS 门构成的电路如图 T4.3(a) 所示，请回答： (1)C=0 时该电路属于组合电路还是时序电路？ C=1 时呢？ (2) 分别写出输出 Q （或 ）的表达式； (3) 已知输入 A,B,C 的波形如图 T4.3(b), 请画出对应的输出 Q 的波形。 4.4 已知 CP 和 D 的波形如图 T4.4 所示，试对应画出习题 4.2 中电路的输出 Q 1 及维持阻塞型 D 触发器的输出 Q 2 的波形。(Q 1 Q 2 的初始状态为“ 0 ” ） 4.5

13、 请用一个与门和一个 D 触发器构成一个 T 触发器。 4.6 试写出图 T4.5(a) 中各 TTL 触发器输出的次态函数 ( ) ，并画出在图 ( b ) 所示 CP 波形作用下的输出波形。（各触发器的初态均为“ 0 ” ） 4.7 时序逻辑电路如图 T4.6(a) 所示，触发器为维持阻塞型 D 触发器，初态均为“ 0 ” (1) 画出在图 (b) 所示 CP 作用下的输出 Q 1 Q 2 和 Z 的波形； (2) 分析 Z 与 CP 的关系。 4.8 根据特性方程，外加与非门将 D 触发器转换为 J-K 触发器；若反过来将 J-K 触发器转换为 D 触发器，当如何实现？ 4.9 已知电路

14、及 CP A 的波形如图 T4.7(a) 和 (b) 所示，设触发器的初态为“ 0 ” ，试画出输出端 B 和 C 的波形。 4.10 试画出图 T4.8(a) 所示电路在图 (b) 所示输入信号 CP X 作用下的输出 Q 1 、 Q 2 和 Z 的波形（ Q 1 、 Q 2 的初态为“ 0 ” ）。 4.11 图 T4.9 （ a ）为由 555 定时器和 D 触发器构成的电路，请问： (1)555 定时器构成的是那种脉冲电路？ (2) 在图（ b ）中画出 U c ， U 01 ， U 02 的波形； (3) 计算 U 01 和 U 02 的频率。 (4) 如果在 555 定时器的第 5

15、 脚接入 4V 的电压源，则 U 01 的频率将变为多少？4.12 图 T4.10 （ a ）是由 555 定时器构成的单稳态触发电路。 (1) 简要说明其工作原理； (2) 计算暂稳态维持时间 t w (3) 画出在图（ b ）所示输入 u i 作用下的 u C 和 u O 的波形。 (4) 若 u i 的低电平维持时间为 15ms ，要求暂稳态维持时间 t w 不变，应采取什么措施？ 4.13 由 555 定时器构成的施密特触发器如图 T4.11 （ a ）所示 (1) 在图（ b ）中画出该电路的电压传输特性曲线； (2) 如果输入 u i 为图（ c ）的波形；所示信号，对应画出输出

16、u O 的波形； (3) 为使电路能识别出 u i 中的第二个尖峰，应采取什么措施？ (4) 在 555 定时器的哪个管脚能得到与 3 脚一样的信号，如何接法？ 4.14 图 4.12 为由两个 555 定时器接成的延时报警器，当开关 S 断开后，经过一定的延迟时间 t d 后扬声器开始发出声音，如果在迟延时间内闭合开关，扬声器停止发声。在图中给定的参数下，计算延迟时间 t d 和扬声器发出声音的频率。 第五章 时序数字电路5.1 分析图 T5.1 所示时序电路，作出它的状态表和状态图。作出电平输入 X 序列为 时电路的时序图。5.2 分析图 T5.2 所示时序电路，作出它的状态表和状态图并作

17、当 X 1 = 及 X 2 =时的时序图（设触发器初态为“ 00 ”）。 5.3 分析图 T5.3 所示时序电路，作出它的状态图和时序图。起始状态 Y 2 Y 1 Y 0 =000 。 5.4 画出图 T5.4 所示时序电路的状态图和时序图，起始状态为 Y 3 Y 2 Y 1 Y 0 =0001 。 5.5 画出图 5.5 图所示同步十进制减法计数器的状态图和时序图。 5.6 图 T5.6 所示电路是为某接收机而设计的分频电路，初始状态为“ 00 ” ，问： （1）当 X 1 X 2 = “ 00 ”；（2）当 X 1 X 2 = “ 01 ”；（3）当 X 1 X 2 = “ 11 ”时，各

18、种状态为几分频？画出波形图。5.7 同步 4 位二进制计数器的功能表及逻辑符号如图 T5.7 （ a ）所示。如果同步二进制计数器 按图 T5.7 （ b ）所示电路连接，要求：（ 1 ）列出该计数器的计数顺序。（ 2 ） Q D 端输出是几分频、占空比是多少？ 5.8 指出下列各种触发器中，哪些能组成移位寄存器，哪些不能；如果能，在（ ）内打对号，否则打。 (1) 基本 R-S 触发器 ( ) ； (2) 同步 R-S 触发器（ ）； (3) 主从 J-K 触发器 ( ）； (4) 维持阻塞 D 触发器 ( ）； (5) 边沿 J-K 触发器 ( ) ； (6) CMOS 主从 D 触发器（

19、 ）。 5.9 用维持阻塞 D 触发器和与非门设计一个三位右移寄存器，用一控制端 X 控制，当 X=0 时能串行输入新数据 D I ，当 X=1 时具有自循环功能。 5.10 按照规定的状态分配，分别写出采用 D 触发器、 J K 触发器来实现状态表 5.1 所示的时序逻辑电路。 5.11 用负边沿 J K 触发器及 2 输入 4 输出变量译码器，设计一个 4 相时钟分配器。 5.12 用 J K 触发器设计一个可控计数器，当控制端 C=1 时，实现 000 100 110 111 011 000 ；当 C=0 时，实现 000 100 110 010 011 000 计数。要求写出：（ 1

20、）状态图；（ 2 ）状态表；（ 3 ）状态方程；（ 4 ）检查能否自启动，画出状态图；（ 5 ）画出逻辑图。 5.13 用 J K 触发器设计“ 1011 ” 序列检测器。要求写出：（ 1 ）状态图；（ 2 ）状态表；（ 3 ）三种独立的状态分配方案；（ 4 ）分别写出三种分配方案的状态方程；（ 5 ）画出最佳设计的逻辑图。 5.14 用正边沿 D 触发器及其他门电路，设计一个节拍发生器，节拍顺序如图 T5.8 所示，写出设计过程。 5.15 用正边沿 D 型触发器设计一个满足图 T5.9 所示波形要求的逻辑电路， CP 、 X 为输入，写出设计过程。 5.16 用正边沿 D 触发器设计一个具

21、有如下功能的电路（电路如图 T5.10 所示）。 （ 1 ）开关 K 处于位置 1 （即 X=0 ）时，输出 ZW=00 ；（ 2 ）当开关 K 掷到 2 （即 X=1 ）时，电路要产生完整的系列输出，即 ZW ： 00 01 11 10 （开始 X 在位置 1 ）；（ 3 ）如果完整的系列输出后， K 仍在位置 2 ，则 ZW 一直保持 10 状态，只有当 K 回到位置 1 时， ZW 才重新回到 00 。 要求：（ 1 ）画出最简状态图；（ 2 ）列出状态表；（ 3 ）给定状态分配；（ 4 ）写出状态方程及输出方程；（ 5 ）画出逻辑图。5.17 分析图 T5.11 所示由 74LS161

22、 构成的电路。 (1) 画出完整的状态转换图； (2) 画出 Qd 相对于 CP 的波形，说明是几分频， Qd 的占空比是多少。 5.18 分析图 T5.12 中的电路，说明它们分别是多少进制计数器？并回答： (1) 若将图 (a) 中与非门 G 的输出改接至 C r 端，而令 L D =1 ，画出状态转换转图，电路变为几进制？ (2) 图 (b) 电路的输出采用的是何种编码？列出状态转换表。 5.19 试用两片 74LS161 组成模为 90 的计数器，要求两片间采用异步串级法，并工作可靠。 5.20 图 T 5.13 为由集成异步计数器 74LS90 、 74LS93 构成的电路，试分别列

23、出状态转换表，说明它们是多少进制的计数器。 5.21 分析图 T5.14 所示电路的工作过程 1 、画出对应 CP 的输出 Q a Q d Q c 和 Qb 的波形和状态转换图（ Q a 为高位） 2 、按 Q a Q d Q c Qb 顺序电路给出的是什么编码？ 3 、按 Q d Q c Q b Q a 顺序电路给出的编码又是什么样的？5.22 图 T5.15 所示为一可变进制计数器。其中 74LS138 为3 线 /8 线译码器，当S1=1且时，它进行译码操作，即当A 2 A 1 A 0 从 000 到 111 变化时依次被选中而输出低电平。 T1153 为四选一数据选择器。试问当 MN

24、为各种不同输入时，可组成几种不同进制的计数器？分别是几进制？简述理由。 第六章 大规模集成电路6.1 填空： 1 、按构成材料的不同，存储器可分为磁芯和半导体存储器两种。磁芯存储器利用 来存储数据；而半导体存储器利用 来存储数据。两者相比，前者一般容量较 ；而后者具有速度 的特点。 2 、半导体存储器按功能分有 和 两种。 3 、 ROM 主要由 和 两部分组成。按照工作方式的不同进行分类， ROM 可分为 、 和 三种。 4 、某 EPROM 有 8 数据线， 13 位地址线，则其存储容量为 。 5 、在系统可编程逻辑器件简称为 器件，这种器件在系统工作时 （可以、不可以）对器件的内容进行重

25、构，它包括 、 、 、三种系列的产品。 6 、对 isp 器件进行编程时 （需要、不需要）专门的编程器，对 GAL 器件进行编程时 （需要、不需要）专门的编程器。 7 、对 GAL 器件和 ispLSI 器件进行编程时可以选用下列那几种输入方式。 a) 原理图方式 b)ABEL-HDL 语言 c)VHDL 语言 d) 原理图与 ABEL 语言混合输入方式 e)FM 输入方式 6.2 图 T6.1 是 16 4 位 ROM ， A 3 A 2 A 1 A 0 为地址输入， D 3 D 2 D 1 D 0 为数据输出，试分别写出 D 3 ， D 2 ， D 1 和 D 0 的逻辑表达式。 6.3

26、用 16 4 位 ROM 作成两个两位二进制数相乘（ A 1 A 0 B 1 B 0 ）的运算器，列出真值表，画出存储矩阵的结点图。 6.4 由一个三位二进制加法计数器和一个 ROM 构成的电路如图 T6.2(a) 所示 1 、写出输出 F 1 、 F 2 和 F 3 的表达式； 2 、画出 CP 作用下 F 1 、 F 2 和 F 3 的波形（计数器的初态为“ 0 ” ） 6.5 用 PLA 的与或 ROM 对实现全加器。 6.6 用 ispLSI 器件实现一个 用于步进电机驱动电路的序列脉冲发生器，步进电机有 A B C D E五相绕组，工作时的导通顺序为 AB-ABC-BC-BCD-CD

27、-CDE-DE-DEA-EA-EAB-AB 。（用五个 D 触发器实现）。 要求： 1 列出状态转换表，写出状态方程， 2 用 ABEL-HDL 或 VHDL 语言编写程序。 6.7 试分析图 T7.3 所示电路的工作原理，画出输出电压 U o 的波形。 （ 表 6.1 中列出的是 2716 的十六个地位地址单元中所存的数据）第七章 数模与模数转换器7.1 填空 1 、 8 位 D/A 转换器当输入数字量只有最高位为高电平时输出电压为 5V, 若只有最低位为高电平，则输出电压为 。若输入为 ，则输出电压为 。 2 、 A/D 转换的一般步骤包括 、 、 和 。 3 、已知被转换信号的上限频率为

28、 10kH Z ，则 A/D 转换器的采样频率应高于 。完成一次转换所用时间应小于 。 4 、衡量 A/D 转换器性能的两个主要指标是 和 。 5 、就逐次逼近型和双积分型两种 A/D 转换器而言， 抗干扰能力强；转换速度快。 7.2 试分析图 T7.1 所示电路的工作原理，画出输出电压 U o 的波形。 （表 7.1 中列出的是 2716 的十六个地位地址单元中所存的数据） 7.3 图 T7.2 为一个由四位二进制加法计数器， D/A 转换器，电压比较器和控制门组成的数字式峰值采样电路。若被检测信号为一个三角波，试说明该电路的工作原理（测量前在 Rd 端加负脉冲，使计数器清零） 7.4 双积

29、分型 A/D 转换器如图 T7.3 所示，请简述其工作原理并回答下列问题： 1 、若被检测电压 U I(max) =2V ，要求能分辨的最小电压为 0.1mV, 则二进制计数器的容量应大于多少？需用多少位二进制计数器？ 2 、若时钟频率 f CP =200kH Z ，则采样时间 T 1 =? ； 3 、若 f CP =200kH Z ， U I E R =2V ，欲使积分器输出电压 U O 的最大值为 5V ，积分时间常数 RC 应为多少。7.5 有一个逐次逼近型 8 位 A/D 转换器，若时钟频率位 250kH Z 。 1 、完成一次转换需要多长时间？ 2 、输入 u i 和 D/A 转换器的输出 u o 的波形如图 T7.4 所示，则 A/D 转换器的输出为多少？专心-专注-专业