多功能数字钟电路的设计与仿真-上海大学(共13页).docx

《多功能数字钟电路的设计与仿真-上海大学(共13页).docx》由会员分享，可在线阅读，更多相关《多功能数字钟电路的设计与仿真-上海大学(共13页).docx（13页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上电子技术课程设计报告多功能数字钟电路的设计与仿真上海大学机自学院自动化系电气工程及其自动化专业姓名:*学号:*指导老师:徐昱琳2015年6月26日一、任务及要求 用中小型规模集成电路设计一个多功能数字钟电路，在EDA软件上完场硬件系统的仿真。多功能数字钟电路的技术指标如下：时间以24小时为一个周期; 数值显示时、分、秒; 有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; 具有整点报时功能,当时间到达整点前5秒进行蜂鸣报时; 具有闹钟功能，当时间到达预设的时间进行蜂鸣闹铃； 为了保证计时的稳定及准确须由石英晶体振荡器提供时间基准信号。二、数字钟介绍。数字钟

2、的构成：数字式计时器应由秒发生装置、计秒，计分，计时部分、时间显示部分、时间校正和闹钟报时等几部分组成。所涉及的电子器件主要有振荡器、加法计数器、译码器、显示器、寄存器、比较器等。其中，振荡器组成标准秒信号发生器；由不同进制的计数器、译码器和显示器组成计时，显示系统；寄存器和比较器构成定点报时系统。其结构原理图如下：三、详细的电路模块及电路设计过程如下：（1）、秒脉冲器。秒脉冲器可以产生频率为1Hz的方波信号。其精确程度直接影响到电子钟计时的精确程度。实验要求使用石英晶体振荡器作为秒脉冲器，提供时间基准信号。石英晶体构成的秒脉冲器结构图如下：CD4060由一振荡器和14级二进制串行计数器位组成

3、。其中的振荡器与石英电路构成石英振荡器，可产生频率为32768Hz=215Hz的方波信号。再通过14级二进制计数器分频。通过14次分频后可产生频率为2Hz的方波信号。再将2Hz的方波信号通过D触发器进行分频，可获得频率为1Hz的秒脉冲信号。74LS74芯片介绍：74LS74是双路D 型上升沿触发器 ，带独立的数据（D）输入、时钟 （CP）输入、设置（SD）和复位（RD）输入、以及互补的Q和Q输出。设置和复位为异步低电平有效，且不依赖于时钟输入。74LS74数据输入口的信息在时钟脉冲的上升沿传输到Q口。为了获得预想中的结果，D输入必须在时钟脉冲上升沿来临之前，保持稳定一段就绪时间。 仿真中可用7

4、4LS74中的D触发器来对2Hz的方波信号进行分频以获得频率为1Hz的秒脉冲信号。最终的石英晶体秒脉冲电路如下图所示：由于Mulitisim软件不能仿真4060的晶体振荡电路，无法生成秒脉冲。故仿真电路中暂时以电压为5V，频率为1Hz的方波信号代替石英晶体振荡电路。实际中则使用上图中的石英晶体秒脉冲电路。（2）、计时电路：分和秒的计时电路由60进制的计数器构成，其中个位为十进制计数器；十位为六进制计数器。二者级联即可构成60进制计数器。小时的计时电路由24进制，其中个位为十进制计数器，只不过十位为2时个位需要满四清零；十位为二进制计数器，实现方法是个位为4，十位为2时反馈清零。二者级联即可构成

5、24进制计数器。计数芯片选用74HC160。74HC160芯片的管脚与74HC161的管脚完全相同，不过160为10进制计数器，161位四位二进制即16进制计数器。相比之下160使用起来更简单。计数方法采用反馈清零法。分秒计时电路如下：其中IO18是状态输出端，接译码器；IO9是进位端，接下一个计时电路的CP端；IO10是初始CP输入端，接秒脉冲信号。U2为十进制计数器，当个位计数到9时，RCO会输出一个高电平，个位清零时高电平立即消失，其余时刻均为低电平。即刚刚到9时，会输出上升沿，刚刚清零时，输出下降沿。通过非门，则可以在刚刚清零时输出上升沿，从而实现对十位的进位。U1为六进制计数器，通过

6、反馈清零法实现计数。当清零信号与电源VCC信号的与非即可获得进位信号。小时计时电路如下图：其中IO18是状态输出端，接译码器；IO9是CP输入端，接分计时器的进位端。U1为十进制计数器，当个位计数到9时，RCO会输出一个高电平，个位清零时高电平立即消失，其余时刻均为低电平。即刚刚到9时，会输出上升沿，刚刚清零时，输出下降沿。通过非门，则可以在刚刚清零时输出上升沿，从而实现对十位的进位。当小时的十位数值为2时，则U1必须满四清零，这个通过与非门U3A实现。U2为二进制计数器，实现方法个位4和十位2的同时反馈清零。这个通过与非门U3A实现。（3）、译码电路及显示电路为了能够使计时电路的状态能够变为

7、十进制数字显示，必须要将计时电路输出的二进制数值通过译码器输出到显示器。译码芯片选择CD4511芯片。显示器选用七段数字显示器。CD4511芯片介绍：CD4511 是一片 CMOS BCD锁存/7 段译码/驱动器，用于驱动共阴极 LED （数码管）显示器的 BCD 码。特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动共阴LED数码管。A0A3：二进制数据输入端CD4511引脚图BI：输出消隐控制端LE：数据锁定控制端LT：灯测试端YaYg：数据输出端VDD：电源正VSS：电源负CD4511真值表如下七段数字显示器介绍它是将七个发光二极管按一定

8、的方式排列起来，七段a、b、c、d、e、f、g各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。 (a)数字显示器分段布置图 (b)段组合图七段数字显示器的内部接法 (a) 共阳极电路 (b)供应及电路译码电路及显示电路图如下：其中电阻R1作用是稳定数值显示,IO14为计时状态输入端，接计时器的状态输出端。（4）、时间校准电路校时电路有各类开关组成，开关类型见图校时电路图如下：其中IO1与IO4串联在小时个位计时芯片CP端和分十位计时进位端之间，IO2与IO5串联在分个位计时芯片CP端和秒十位计时进位端之间，IO3与IO5串联在秒个位计时芯片CP端和秒脉冲信号端之间。开关S4在

9、上方是为校准状态，在下方为计时状态。S1为调时按钮，S2为调分按钮，S3为调秒按钮。（5）、整点报时电路整点报时电路要求在59分55到59分59秒均输出高电平供电给蜂鸣器，促使蜂鸣器发生。可以将计时芯片输出的二进制状态通过各种门组合，使其在特定的时间输出高电平。整点报时电路图如下：其中U1最上端为多余端，与非门多余端接高电平。IO1IO9分别接：分的十位的计时芯片Qc、Qa输出端，个位的计时芯片的Qd、Qa输出端，秒的十位的计时芯片的Qc、Qa输出端，个位的计时芯片的Qc、Qb、Qc、Qa、Qd输出端。（6）闹钟电路闹钟电路由两部分电路组成，一个为定时电路，用来储存输入的预置的闹钟信号，另一个

10、为比较电路，用来比较闹钟信号与计时电路的输出信号是否一致，若一致则输出高电平来促使蜂鸣器工作。定时电路的电路与计时电路基本一致。去掉计时电路的秒，并且将小时、分的个位的芯片CP端接手动调成按钮，即可获得闹钟电路闹钟电路的定时电路部分如下图所示其中IO116分别按顺序连接比较电路的各B接口。同时为了显示方便，IO116还要接额外译码显示电路。闹钟电路的比较电路部分，闹钟的比较部分需要用到数值比较器。这里可以用74HC85芯片。74HC85是四位数值比较器。将四片74HC85芯片串联起来就可以得到16位数值比较器。串联的方法便是将其中一片85芯片的各I端口依次与另一个85芯片的Q端口相连。各A端口

11、和各B端口用于输入用来比较的数值。74HC85的功能表如下闹钟的比较部分的电路图如下其中各A端口按序依次接计时电路的状态输出，各B端口按序依次接定时电路的状态输出（7）、总电路图如下其中为了连线方便以及连线整洁，电路图使用了总线连接的方法（粗线为总线）。四、电路的仿真及指标验证。（1）、打开仿真开关。（2）、仿真校准时间功能：把校准开关往右拨，进入校准状态。调节计时时间为9点29分。然后将校准开关往左拨，进入计时状态。电子钟正常工作。如下图所示，已经走了7秒。（3）仿真整点报时：为了显示清楚，蜂鸣器旁边再接一个指示灯。这样便于观察。将时间调到9点59分30秒，然后计时。到9点59分55秒时，指

12、示灯亮，说明蜂鸣器工作，10点00分00秒时，指示灯熄灭，说明蜂鸣器停止工作。蜂鸣器工作持续5秒钟调至59分30秒，初始灯不亮：计入计时状态，到了59分55秒，灯亮：到了10点00分00秒，灯熄灭：（4）、仿真闹钟功能：将闹钟定时至10点01分，开始计时：闹钟定时按钮在下方 时间走到10点01分00秒，指示灯亮，说明蜂鸣器工作：一分钟后，定时时间与计时时间不同，指示灯灭，表明蜂鸣器停止工作：五、个人小结多功能数字电子钟电路的设计需要用到许多芯片，这就要求我对各类芯片功能有较好的掌握。通过查阅数电教科书以及百度文库中对74HC系列芯片的相关介绍，我对各类芯片的功能有了一定的掌握。数字钟电路线非常多，连起来非常麻烦。在软件中，我看到总线。通过了解，我发现线路非常多时，可以将各种线连接到一根总线上，这样子便可以使画面整洁，连接方便。这说明，对软件的深入了解，对设计还是有很大的帮助的。刚开始话电路图时，发现计时错误，但是怎么也找不到错误发生在什么地方。后来我将数字钟电路模块化，对每个模块进行细致设计。最终将所有模块集合在一起。这样子设计的好处就是条理清晰。错误出现后，可以按照模块的顺序去找错误，很快就能发现错误。总的来讲，数字钟设计加强了我对数电知识的掌握。专心-专注-专业