抢答器设计(共25页).doc
《抢答器设计(共25页).doc》由会员分享,可在线阅读,更多相关《抢答器设计(共25页).doc(25页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上5.抢答器电路设计一.设计目的1.进一步熟悉和掌握数字电子电路的设计方法和步骤2.进一步将理论和实践相结合 3.熟悉和掌握仿真软件的应用二、设计任务(内容)(1)可容纳八组参赛的数字式抢答器。(2)电路具有第一抢答信号的鉴别与保持功能。 (3抢答优先者声光提示。 (4)回答计时与计分。三、设计要求1完成全电路的理论设计 2参数的计算和有关器件的选择 3对电路进行仿真4撰写设计报告书一份;A3 图纸至少1张。报告书要求写明以下主要内容(1)总体方案的选择和设计 (2)各个单元电路的选择和设计 (3)仿真的过程的实现参考资料1彭介华.电子技术课程设计指导M.北京:高等教育
2、出版社2孙梅生,李美莺,徐振英. 电子技术基础课程设计M. 北京:高等教育出版社3梁宗善. 电子技术基础课程设计M. 武汉:华中理工大学出版社4张玉璞,李庆常. 电子技术课程设计M. 北京:北京理工大学出版社5谢自美.电子线路设计实验测试(第二版)M.武汉:华中科技大学出版社目录13551014155.计分电路设计156.整体电路的仿真与调试177.仿真时的问题与解决20212222一、设计任务和要求在智力竞赛时,常常需要选手反应快,限时抢答。本次设计利用中小规模数字集成电路,设计多路抢答器,实现限时和计分功能。多路优先抢答器功能要求:基本功能:1.涉及一个八路竞赛抢答器,可同时供8名参赛选手
3、抢答用,他们的编号分别是1、2、3、4、5、6、7、8,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是J1、J2、J3、J4、J5、J6、j7、j8.2.给节目主持人设置一个控制开关,用来控制系统的清零(编码显示数码管灭灯)和开始。3.抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,编码立即锁存并在LED数码管上显示出选手的编号。此外,要封锁输入电路,禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零。4.计分系统分别对应八位选手,选手每答对一题,则连通开关加一分,然后断开开关。扩展功能:1.参赛选手在规定的时间内抢答,抢答有效,定时器停止工作,显示器上显
4、示选手编号和抢答的时间,并保持到主持人将系统清零。2如果规定抢答的时间已到,却没有选手抢答,则本次抢答无效,系统封锁抢答电路,禁止选手超时后抢答,时间显示器上显示00,同时报警电路会响,禁止答题指示灯会亮,直到关闭报警开关为止。二、设计方案的选择与论证根据设计要求将八路抢答器分为主电路和扩展电路两部分。主电路完成基本的抢答功能,即:开始抢答后,当选手按动抢答按钮后,能显示选手的编号,同时能封锁抢答电路,禁止其他选手抢答。扩展电路完成限时及报警功能以及计分过程。比赛开始时,节目主持人将开关置于“清零”位置,抢答器处于禁止工作状态,编码显示器灭灯,限时显示器上显示限定时间。当节目主持人宣布“抢答开
5、始”并将控制开关拨到“开始”位置,抢答器处于工作状态,限时器开始倒计时。若限定时间到,却没有选手抢答时,报警电路报警,指示灯亮起,并封锁输入电路禁止选手超时抢答。若选手在限定时间内按动抢答按钮,抢答器需完成以下工作:1.优先编码器电路立即分辨出抢答者的编号,并由锁存器进行锁存,然后由译码显示电路显示编号;2.指示灯亮起,提醒节目主持人注意;3.控制电路对输入编码电路进行封锁,避免其他选手再次进行抢答;4.控制电路使限时器停止工作,时间显示器上显示剩余的抢答时间,并保持到主持人将系统清零为止。当选手将问题回答完毕时,主持人操作控制开关,是系统恢复到禁止工作状态,以便进行下一轮抢答。八路优先抢答器
6、的工作过程:主持人按动开始抢答的按钮后,最先抢答的选手的电平信号先经过优先编码器再经过数据锁存器,此时已限制了其他选手的抢答,信号再经过译码器和七段数码显示管,将最先抢答的选手的编号显示出来,并同时使指示灯亮起,至此完成了抢答功能。如果无人抢答,30秒减计数器减到00,会使到时指示灯亮,且有报警声。八路优先抢答器设计总体方框图如图1所示。三、电路设计计算与分析1.抢答电路设计抢答电路的功能有两个:一是能分辨出选手按按钮的先后,并锁存优先抢答者的编号,供译码显示电路用。二是要使其他选手的按键操作无效。因此选用优先编码器74LS148和RS锁存器74LS279以及译码显示电路完成以上功能。74LS
7、148是八线-三线优先编码器,该编码器由8个信号输入端,3个二进制输出端,输入输出均为低电平有效。EI为输入使能端,低电平有效,当EI为低电平时,编码器出于工作状态;EO为输出使能端,只有在EI=0,且所有输入都为1时,输出为;GS表征编码器的工作状态,当且仅当EI为低电平,且输入至少有一个为有效电平时,GS才有效。因此可以根据EI、EO、GS功能扩展端的特点,对电路进行相应控制。编码器在电路中的功能是判断抢答者的编号。 其引脚图和逻辑功能表分别如图2和表1所示。 图2 74LS148管脚图表1 74LS148功能表74LS279是由4个RS锁存器组成,且均为与非门构成的RS锁存器。其中S和S
8、有两个输入端,和S均为相与的关系。本设计中,将S和S连在一起共同控制输出。其引脚图和真值表(注:R、S不能同时有效,否则输出不能确定)分别如图3和表2所示。图3 74LS279管脚图 表2 74LS279真值表 74LS283为快速进位四位二进制全加器。全加器可完成两个4 位二进制字的加法。每一位都有和()的输出,第四位为总进(C4)。本加法器可对内部4 位,进行全超前进位,在10ns之内产生进位项。这种能力给系统设计者在经济性上提供局部的超前性能,且减少执行行波进位的封装数。它的管脚图如图4所示。图4 74LS283管脚图 A1、A2、A3、A4为四位二进制加数A输入端,B1、B2、B3、B
9、4为四位二进制加数B输入端,CO为低位片进位输入端,C4为向高位片进位输出,SUM-1、SUM-2、SUM-3、SUM-4为本位和输出端。74LS48为七段显示译码器。该集成译码器设有多个辅助控制端,以增强器件的功能。BI/RBO为灭灯输入,当BI=0时,所有字形熄灭。LT为试灯输入,当LT=0且RBO=1时,显示字形为8,常用于检测自身的好坏。RBI为动态灭灯输入,当LT=1,RBI=0且输入均为0时,输出均为低电平,数码管“灭零”。译码器74LS48输出高电平有效,用以驱动共阴极数码管。七段显示译码器一般与七段数码显示器相连,共同构成四输入端的数码显示电路。其管脚图和逻辑表分别如图5和表3
10、所示。 图5 74LS48管脚图表3 74LS功能表数码显示管分为共阴极和供阳极两种。它们是由若干个发光二极管组成显示的字段。当二极管导通时相应的一个点或一个笔划发光,控制不同组合的二极管导通,就能显示出各种字符。共阴极数码显示管是将所有发光二极管的阴极连在一起,公共端3,8接低电平,当某个字段的阳极接高电平时,对应的字段就点亮。它的管脚图和内部结构图分别如图6和图7所示。图6 数码显示管管脚图 图7 数码显示管内部结构图 根据各芯片功能及抢答器的功能要求,抢答器电路如图8所示。图8 抢答电路图2.限时电路设计设计要求抢答器具有限时功能,将一次抢答的时间设置为30S。设计中选用十进制同步加/减
11、计数器74LS192进行设计,74LS192具有置数和清零功能,其引脚图和功能表分别如图9和表4所示。图9 74LS192引脚图 表4 74LS192功能表 根据设计要求,需要两片74LS192构成100进制加减计数器。由功能真值表可知,只需将个位74LS192的借位输出端BO与十位74LS192的CPD即可实现100进制减计数。值得注意的是,要使其实现减计数,CPU端口必须接高电平。计数器的时钟由秒脉冲电路提供。秒脉冲电路的提供可以有两种选择方案:方案一:用555构成的多谐振荡器构成。多谐振荡器没有稳态,只有两个暂稳态,在自身因素的作用下,电路就在两个暂稳态之 间来回转换,故又称它为无稳态电
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 抢答 设计 25
限制150内