计算机组成原理常考计算题(共26页).docx

《计算机组成原理常考计算题(共26页).docx》由会员分享，可在线阅读，更多相关《计算机组成原理常考计算题(共26页).docx（26页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上1. 机器数字长为8位（含1位符号位），当X= -127 （十进制）时，其对应的二进制表示，(X)原表示，(X)反表示，(X)补表示，(X)移表示分别是多少？二进制表示为 -X原 = X反 = X补 = X移 = 2. 已知x=0.1011,y=-0.0101,求x+y=?,x-y=? x补=00.1011 x补=00.1011 +y补=11.1011 +-y补=00.010100.0110 01.0000 x+y=+0.0110 x-y产生溢出3. 用16k8位的SRAM芯片构成64K16位的存储器，要求画出该存储器的组成逻辑框图。存储器容量为64K16位，其地址线

2、为16位（A15A0），数据线也是16位（D15D0）SRAM芯片容量为16K8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。4. 提高存储器速度可采用哪些措施，请说出至少五种措施。措施有：采用高速器件，采用cache （高速缓冲存储器），采用多体交叉存储器，采用双端口存储器，加长存储器的字长。5. 若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。操作码需用6位，操作数地址码需用10位。格式如下 6 10 10 10OPD1 D2

3、D3OP:操作码6位D1 ：第一操作数地址，10位D2 ：第二操作数地址，10位D3 ：第三操作数地址，10位6. 举例说明存储器堆栈的原理及入栈、出栈的过程。所谓存储器堆栈，是把存储器的一部分用作堆栈区，用SP表示堆栈指示器，MSP表示堆栈指示器指定的存储器的单元，A表示通用寄存器。入栈操作可描述为（A）MSP,(SP-1)SP出栈操作可描述为（SP+1）SP,(MSP)A7. 试画出三总线系统的结构图。8. 若显示工作方式采用分辨率为1024768，颜色深度为3B,桢频为72Hz,计算刷新存储器带宽应是多少？解：刷存所需带宽=分辨率每个像素点颜色深度刷新速率，故刷存带宽为：10247683

4、B72/s=KB/s=162MB/s.1. 求十进制数-113的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。 原码 反码 补码 移码 2. 某机指令格式如图所示：OP X D 15 10 9 8 7 0 图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X1进行变址；X=2时，用变址寄存器X2进行变址；X=3时，相对寻址。设（PC）=1234H，（X1）=0037H, (X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，H表示十六进制） (1)4420H (2)2244H (3)1322H (4)3521H (5)672

5、3H（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H3. 将十进制数354 转换成二进制数、八进制数、十六进制数和BCD数。（1）（354 ）10=（162.A）16 （2）（354 ）10=（.1010）2 （3）（354 ）10=（542.5）8 （4）（354 ）10=（0.1）BCD4. 浮点数格式如下：1位阶符，6位阶码，1位数符，8位尾数，请写出浮点数所能表示的范围（只考虑正数值）。 最小值2-0. 最大值0.5. 现有一64K2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解

6、答。设地址线x根，数据线y根，则 2xy=64K2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此，当数据线为1或2时，引脚之和为18 共有2种解答6. 异步通信方式传送ASCII码，数据位8位，奇校验1位，停止位1位。计算当波特率为4800时，字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？每个字符格式包含十个位，因此字符传送速率 4800波特/10=480字符/秒 每个数据位时间长度T=1/4800=0.208ms 数据位传送速率8480=3840位/秒7. 已知某8位机的主存采用半导体存储器，地址码为18位，采用4K4位的SRA

7、M芯片组成该机所允许的最大主存空间，并选用模块条形式，问：（1） 若每个模块条为32K8位，共需几个模块条？（2） 每个模块条内有多少片RAM芯片?（3） 主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？(2188）/（32k8）=8，故需8个模块(32k8）/（4k4）=16，故需16片芯片 共需816=128片芯片 为了选择各模块，需使用3:8译码器 即3根地址线选择模条。8. 画出中断处理过程流程图。中断处理过程流程图如图C2.1所示。 取指令 执行指令 否中断 是 响应中断关中断，即“中断屏蔽”置位 中 断转移到中断服务子程序 周 期 保存CPU现场 中设备

8、服务 断 服恢复CPU现场 务 子 程开中断，即“中断屏蔽”复位 序 图C2.11.# 已知：X=0.1011,Y=0.0101,求X/2补,X/4补X补，Y/2补,Y/4补，Y补解：X补 = 0.1011 X/2补 = 0.01011 X/4补 = 0. X补 = 1.0101Y 补 = 1.1011 Y/2补 = 1.11011 Y/4补 = 1. Y补 = 0.01012. 机器数字长8位（含1位符号位），若机器数为81（十六进制），当它分别表示原码、补码、反码和移码时，等价的十进制数分别是多少？原码： -1，补码： -127， 反码：-126，移码：+1。3. 用16K16位的SRAM

9、芯片构成64K32位的存储器。要求画出该存储器的组成逻辑框图。所需芯片总数（64K32）（16K16）= 8片 因此存储器可分为4个模块，每个模块16K32位，各模块通过A15、A14进行2：4译码 4. # 指令格式如下所示，其中OP为操作码，试分析指令格式特点： 15 10 7 4 3 0OP源寄存器目标寄存器 解：（1）操作数字段OP可以指定64种基本操作（2）单字长（16位）二地址指令（3）源寄存器和目标寄存器都是通用寄存器（各指定16个），所以是RR型指令，两个操作数均在通用寄存器中（4）这种指令结构常用于算术/逻辑运算类运算指令，执行速度最快。5. CPU结构如图所示，其中一个累加

10、寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。(1) 标明图中四个寄存器的名称。(2) 简述指令从主存取到控制器的数据通路。(3) 数据在运算器和主存之间进行存/取访问的数据通路。 图C3.1答：（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器AR，d为程序计数器PC；（2）PCAR主存 缓冲寄存器DR 指令寄存器IR 操作控制器（3）存储器读：M DR ALU AC 存储器写：AC DR M6. 总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，画出读数据的同步时序图。分五个阶段：总线请求，总线仲裁，寻址（目

11、的地址），信息传送，状态返回（或错误报告）。时序图：7. 举出三种中断向量产生的方法。（1）由编码电路实现，直接产生。 （2）由硬件产生一个“位移量”，再加上CPU某寄存器里存放的基地址 （3）向量地址转移法：由优先级编码电路产生对应的固定地址码，其地址中存放的是转移指令，通过转移指令可以转入设备各自的中断服务程序入口。8. CDROM光盘的外缘有5mm的范围因记录数据困难，一般不使用，故标准的播放时间为60分钟。请计算模式2情况下光盘存储容量是多少？解：扇区总数 = 60 60 75 = 模式2存放声音、图像等多媒体数据，其存储容量为 2336 /1024 /1024 = 601MB. 若浮

12、点数X的二进制存储格式为（）16，求其32位浮点数的十进制值。解：将16进制数展开后，可得二进制格式为0 1000 0010 0110 1100 0000 0000 0000 000 S 阶码8位 尾数23位 指数e = 阶码-127 = - = = （3）10包括隐藏位1的尾数1.M = 1.011 0110 0000 0000 0000 0000 = 1.于是有 X =（-1）S1.M2e = +（1.）23 = +1011.011 = （11.375）102. 已知 X = -0.01111,Y = +0.11001, 求X补,-X 补,Y 补,-Y 补,X+Y=?,X-Y=?解：X补=

13、1.10001 -X 补=0.01111 Y 补=0.11001 -Y 补=1.00111 X补=11.10001 X补=11.10001 +Y补=00.11001 +-Y补=11.0011100.01010 10.11000X+Y=+0.01010 X-Y 结果发生溢出3. 设有一个具有20位地址和32位字长的存储器，问：(1)该存储器能存储多少个字节的信息？(2)如果存储器由512k8位的SRAM 芯片组成，需多少片？(3)需多少位地址作芯片选择？ （1）应为32位字长为4B，220 = 1M = 1024K,存储器容量为2204B = 4MB，可存储4M字节的信息（2）SRAM芯片容量为

14、512K8位 = 512KB = 0.5MB 所需芯片数目为：4MB 0.5MB = 8片（3）因为219 = 512K，即芯片片内地址线19位，存储器容量为1M,地址线为20位，故需1位地址线作芯片片选选择（CS），用A19选第1个模块，用A19选第2个模块。4. 指令格式如下所是，其中OP为操作码字段，试分析指令格式特点。15 10 7 4 3 0 OP - 源寄存器基址存储器 位移量（16位）解：（1）双字长二地址指令，用于访问存储器（2）操作码字段OP为六位，可以指定64种操作（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基址寄存器和位移量决定），所以是RS型指令。

15、1. 用时空图法证明流水CPU比非流水CPU具有更高的吞吐率。5. 解： S1 S2 S3 S4WBEXIDIF 入 (a)指令周期流程图C4.1时空图法：假设指令周期包含四个子过程：取指令（IF）、指令译码（ID）、 执行运算（EX）、结果写回（WB），每个子过程称为过程段（Si），这样，一个流水线由一系列串连的过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。 图C4.1（b）表示非流水CPU的时空图。由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令，因此每隔4个单位时间才有一个输出结果，即一条指令执行结束。 图C4.1（c）表示流水CPU的时空图。由于上一条指

16、令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行一条指令。 比较后发现：流水CPU在八个单位时间中执行了5条指令，而非流水CPU仅执行2条指令，因此流水CPU具有更强大的数据吞吐能力。2. 画出单机系统中采用的三种总线结构。6. 单总线结构：图C4.2双总线结构：图C4.3三总线结构：图C4.43. 某双面磁盘每面有220道，内层磁道周长70cm，位密度400位/cm，转速3000转/分，问：(1)磁盘存储容量是多少？(2)数据传输率是多少？ 解：（1）每道信息量 = 400位/cm 70cm = 28000位 = 3500B 每面信

17、息量 = 3500B 220 = B 磁盘总容量 = B 2 = B（2）磁盘数据传输率（磁盘带宽）Dr = r N N为每条磁道容量 N = 3500B r为磁盘转速 r = 3000 转/60s = 50转/s 所以 Dr = 50/s 3500B = B/s4. 某刷新存储器所需的带宽为160MB/S。实际工作时，显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。问刷存总带宽应为多少？为达到这样的刷存带宽，应采取何种技术措施？ 解：刷存总带宽 160MB/s 100/50 = 320MB/s 可采用如下技术措施：（1）使用高速的D

18、RAM芯片组成刷存（2）刷存采用多体交叉结构（3）加大刷存至显示控制器的内部总线宽度（4）刷存采用双端口存储器结构，将刷新端口与更新端口分开设X补 = X0.X1X2Xn，求证： X/2补 = X0.X0X1X2Xn 。证明： 因为 X = -X0 + Xi2-i所以 X/2 = -X0/2 + 1/2 Xi2-I = -X0 + X0/2 + 1/2 Xi2-i = -X0 + Xi2-（i+1） 由于X/2= -X0 + Xi2-（i+1）根据补码与真值的关系便有：X/2补 = X0.X0X1X2Xn 2. 某加法器进位链小组信号为C4C3C2C1,低位来的进位信号为C0，请按串行进位方式

19、写出C4C3C2C1的逻辑表达式。 串行方式：C1 = G1 + P1C0 C2 = G1 + P2C1 C3 = G3 + P3C2 C4 = G4 + P4C3其中 G1 = A1B1 P1 = A1B1 G2 = A2B2 P2 = A2B2 G3 = A3B3 P3 = A3B3 G4 = A4B4 P4 = A4B43. 存储器容量为32字，字长64位，模块数m = 8，用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位，总线传输周期 = 50ns。问该存储器的带宽是多少？解：连续读出 m=8 个字的信息量是：q = 64位8 = 512位连续读出 8 个字所需的

20、时间是：t = T + （m 1） = 200 + 750 = 5.510-7s交叉存储器的带宽是: W = q/t = 512/（5.510-7s） 93107 位/s4. 指令格式结构如下所示，试分析指令格式特点。15 12 11 9 8 6 5 3 2 0 OP 寻址方式 寄存器 寻址方式 寄存器 源地址 目标地址（1）OP字段指定16种操作 （2）单字长二地址指令 （3）每个操作数可以指定8种寻址方式 （4）操作数可以是RR型、RS型、SS型5. 用时空图法证明流水CPU比非流水CPU具有更高的吞吐率。解：时空图法：假设指令周期包含四个子过程：取指令（IF）、指令译码（ID）、 执行运

21、算（EX）、结果写回（WB），每个子过程称为过程段（Si），这样，一个流水线由一系列串连的过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。 S1 S2 S3 S4WBEXIDIF 入 (a) 指令周期流程(c) 流水CPU时空图(b) 非流水CPU时空图 图C5.1 图C5.1（b）表示非流水CPU的时空图。由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令，因此每隔4个单位时间才有一个输出结果，即一条指令执行结束。 图C5.1（c）表示流水CPU的时空图。由于上一条指令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结

22、果，即执行一条指令。 比较后发现：流水CPU在八个单位时间中执行了5条指令，而非流水CPU仅执行2条指令，因此流水CPU具有更强大的数据吞吐能力。6. 某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为33MHz，求总线带宽是多少？解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr = D/T = Df = 4B33106/s = 132MB/s7. 一个基本的DMA控制器应包括哪些逻辑构件？答：应当包括：内存地址计数器 字计数器 数据缓冲寄存器 “DMA请求”标志 “控制/状态”逻辑 中

23、断机构 等逻辑构件8. 某刷新存储器所需的带宽为160MB/S。实际工作时，显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。问刷存总带宽应为多少？为达到这样的刷存带宽，应采取何种技术措施？解：刷存总带宽 160MB/S 100/50 = 320MB/S 可采用如下技术措施：（1）使用高速的DRAM芯片组成刷存（2）刷存采用多体交叉结构（3）加大刷存至显示控制器的内部总线宽度（4）刷存采用双端口存储器结构，将刷新端口与更新端口分开1用补码运算方法求x+y=？x-y=?（1） x=0.1001 y=0.1100（2） x=-0.0100

24、y=0.1001（1） X补 = 00.1001 X补 = 00.1001 + Y补 = 00.1100 + -Y补 = 11.0100 X+Y补 = 01.0101 X-Y补 = 11.1101因为双符号位相异，结果发生溢出。 X-Y = -0.0011 （2） X补 = 11.1100 X补 = 11.1100 + Y补 = 00.1001 + -Y补 = 11.0111 X+Y补 = 00.0101 X-Y补 = 11.0011 X+Y = +0.0101 X-Y = -0.11012x补+y补=x+y补求证 ： -y补=-y补因为 x补+y补=x+y补 令x = -y 代入，则有 -y

25、补+y补=-y+y补 = 0补 = 0 所以 -y补=-y补 3设有一个具有20位地址和32位字长的存储器，问：（3） 该存储器能存储多少个字节的信息？（4） 如果用512k8位的SRAM组成，需多少片？（5） 需要多少位地址作芯片选择？解：（1）32位字长为4B，220 = 1M = 1024K,存储器容量为2204B = 4MB，可存储4M字节的信息（2）SRAM芯片容量为512K8位 = 512KB = 0.5MB 所需芯片数目为：4MB 0.5MB = 8片（3）因为219 = 512K，即芯片片内地址线19位，存储器容量为1M,地址线为20位，故需1位地址线作芯片片选选择（CS），用

26、A19选第1个模块，用A19选第2个模块。4某双面磁盘，每面有220道，已知磁盘转速r = 3000转/分。数据传输率为B/s。求磁盘总容量。解： 因为 Dr = rN r = 3000转/分 = 50转/秒 所以 N = Dr/r = （B/s） / （50/s）= 3500B 磁盘总容量 = 3500B220 = B5指令格式如下所示，其中OP为操作码，试分析指令格式特点。 18 12 11 10 9 5 4 0 OP -源寄存器目标寄存器（1）单字长二地址指令 （2）操作码字段OP可以指定128条指令 （3）源寄存器和目标寄存器都是通用寄存器（可分别指定32个），所以是RR型指令，两个操

27、作数均存放在寄存器中 （4）这种指令结构常用于算术逻辑运算6 比较水平微指令和垂直微指令的优缺点。（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差；（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长；（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反；（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握。7 某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为33MHz，求总线带宽是多少？解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示

28、，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr = D/T = Df = 4B33106/s = 132MB/s8 用多路DMA控制器控制磁盘、磁带、打印机三个设备同时工作。磁盘以30s的间隔向控制器发DMA请求，磁带以45s的间隔向控制器发DMA请求，打印机以150s的间隔发DMA请求。请画出多路DMA控制器的工作时空图。已知 X = -0.01111,Y = +0.11001, 求X补,-X 补,Y 补,-Y 补,X+Y=?,X-Y=?解：X补=1.10001 -X 补=0.01111 Y 补=0.11001 -Y 补=1.00111X补=11.10001 X补=11.1000

29、1 +Y补=00.11001 +-Y补=11.0011100.01010 10.11000X+Y=+0.01010 X-Y 结果发生溢出2. 已知：X补 = X0.X1X2Xn，求证：1-X补 = X0.X1 X2Xn + 2-n。证明：因为1-X补 = 1补 + -X补 = 1 + X0. X1 X2 Xn + 2-n 1 + X0 = X0 所以 1-X补 = 1 + X0. X1 X2 Xn + 2-n = X0. X1 X2Xn + 2-n3. 有一个1024K32位的存储器，由128K8位的DRAM构成。问：（1）总共需要多少DRAM芯片 （2）采用异步刷新，如果单元刷新间隔不超过8

30、ms，则刷新信号周期是多少？（1）DRAM芯片容量为128K8位 = 128KB 存储器容量为1024K32位 = 1024K4B =4096KB所需芯片数 4096KB128KB = 32片 （2）对于128K8位的DRAM片子，选择一行地址进行刷新，取刷新地址A8A0，则8ms内进行512个周期的刷新。按此周期数，5124096 = 128KB，对一行上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为 8ms512 = 15.6s4. 指令格式如下所示，OP为操作码字段，试分析指令格式特点15 10 7 4 3 0OP源寄存器 基值寄存器 位移量（16位）解：（1）双字长二

31、地址指令，用于访问存储器。（2）操作码字段OP为6位，可以指定64种操作。（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基值寄存器和位移量决定），所以是RS型指令。5. # 画出微程序控制器组成框图，说明各部分功能。 图C7.1（1）控制存储器 用来存放实现全部指令系统的所有微程序。 （2）微指令寄存器 用来存放由控制存储器读出的一条微指令信息。 （3）地址转移逻辑 在一般情况下，微指令由控制存储器读出后直接给出下一条微指令地址，这个微地址信息就存放在微地址寄存器中，如果微程序不出现分支，那么下一条微指令的地址就直接由微地址寄存器给出。当出现分支时，由地址转移逻辑自动完成修

32、改微地址的任务。6. 某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为66MHz，求总线带宽是多少？解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr = D/T = Df = 4B66106/s = 264MB/s7. 用多路DMA控制器控制光盘、软盘、打印机三个设备同时工作。光盘以30s的间隔向控制器发DMA请求，软盘以60s的间隔向控制器发DMA请求，打印机以180s的间隔发DMA请求。假设DMA控制器完成一次DMA传送时间为5s,请画出多路DMA控制器的工作时空图。8. CDRO

33、M光盘的外缘有5mm的范围因记录数据困难，一般不使用，故标准的播放时间为60分钟。请计算模式2情况下光盘存储容量是多少？解：扇区总数 = 60 60 75 = 模式2存放声音、图像等多媒体数据，其存储容量为 2336 /1024 /1024 = 601MB1. 已知：X=0.1011,Y=0.0101,求X/2补,X/4补, X补, Y/2补,Y/4补, Y补。解：X补 = 0.1011 X/2补 = 0.01011 X/4补 = 0. X补 = 1.0101Y 补 = 1.1011 Y/2补 = 1.11011 Y/4补 = 1. Y补 = 0.01012. 设机器字长为16位，定点表示时，

34、尾数15位，阶符1位。(1)定点原码整数表示时，最大正数为多少？最小负数为多少？(2)定点原码小数表示时，最大正数为多少？最小负数为多少？解：（1）定点原码整数表示时 最大正数：（215-1）10 = （32767）10 最小负数：-（215-1）10=（-32767）10（2）定点原码小数表示时 最大正数：（1-2-15）10 最小负数：-（1-2-15）103. x补+y补=x+y补求证 ： -y补=-y补证：因为 x补+y补=x+y补 令x = -y 代入，则有 -y补+y补=-y+y补 = 0补 = 0 所以 -y补=-y补4. 有一个16K16的存储器，由1K4位的DRAM芯片构成问

35、:（1）总共需要多少DRAM芯片?（2）画出存储体的组成框图。5. 中断接口中有哪些标志触发器？功能是什么？解：中断接口中有四个标志触发器：（1） 准备就绪的标志（RD）：一旦设备做好一次数据的接受或发送，便发出一个设备动作完毕信号，使RD标志置“1”。在中断方式中，该标志用作为中断源触发器，简称中断触发器。（2） 允许中断触发器（EI）：可以用程序指令来置位。EI为“1”时，某设备可以向CPU发出中断请求；EI为“0”时，不能向CPU发出中断请求，这意味着某中断源的中断请求被禁止。设置EI标志的目的，就是通过软件来控制是否允许某设备发出中断请求。（3） 中断请求触发器（IR）：它暂存中断请求

36、线上由设备发出的中断请求信号。当IR标志为“1”时，表示设备发出了中断请求。（4） 中断屏蔽触发器（IM）：是CPU是否受理中断或批准中断的标志。IM标志为“0”时，CPU可以受理外界的中断请求，反之，IM标志为“1”时，CPU不受理外界的中断。6. CPU结构如图所示，其中一个累加寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。(1) 标明图中四个寄存器的名称。(2) 简述指令从主存取到控制器的数据通路。(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。图C8.1解：（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄

37、存器AR，d为程序计数器PC（2）PCAR主存缓冲寄存器DR 指令寄存器IR 操作控制器（3）存储器读：M DR ALU AC 存储器写：AC DR M7. 何谓DMA方式？DMA控制器可采用哪几种方式与CPU分时使用内存？解：DMA直接内存访问方式是一种完全由硬件执行I/O交换的工作方式。DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU而直接在内存和I/O设备间进行。8. CDROM光盘的外缘有5mm的范围因记录数据困难，一般不使用，故标准的播放时间为60分钟。请计算模式1情况下光盘存储容量是多少？解：扇区总数 = 60 60 75 = 模式1存放计算机程序和数据，其存储容量为

38、 2048 /1024 /1024 = 527MB1. 已知N1补=()2, N2补= ()2,求N1补,N2补具有的十进制数值。解:N1补=（）2 利用补码与真值换算公式,得N1 = 025+124+123+022+121+120 = 27N2补=（）2所以 N2 = -125+024+123+122+021+120 = -192. 若浮点数X的二进制存储格式为（）16，求其32位浮点数的十进制值。3. 解：将16进制数展开后，可得二进制格式为0 1000 0010 0110 1100 0000 0000 0000 000 S 阶码8位 尾数23位 指数e = 阶码-127 = - = = （3）10包括隐藏位1的尾数1.M = 1.011 0110 0000 0000 0000 0000 = 1.于是有 X =（-1）S1.M2e = +（1.）23 = +1011.011 = （11.375）10