计算机组成原理本科生期末试卷库(20套试卷与详细答案)(共67页).doc

《计算机组成原理本科生期末试卷库(20套试卷与详细答案)(共67页).doc》由会员分享，可在线阅读，更多相关《计算机组成原理本科生期末试卷库(20套试卷与详细答案)(共67页).doc（67页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上 本科生期末试卷 一 一 选择题 (每小题1分，共10分)1 计算机系统中的存贮器系统是指_A RAM存贮器B ROM存贮器C 主存贮器D 主存贮器和外存贮器2 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为_。 A +（1 2-32） B +（1 2-31） C 2-32 D 2-313 算术 / 逻辑运算单元74181ALU可完成_。A 16种算术运算功能B 16种逻辑运算功能 C 16种算术运算功能和16种逻辑运算功能 D 4位乘法运算和除法运算功能4 存储单元是指_。A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存

2、贮元集合C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合；5 相联存贮器是按_进行寻址的存贮器。A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式6 变址寻址方式中，操作数的有效地址等于_。A 基值寄存器内容加上形式地址（位移量） B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量） D 程序记数器内容加上形式地址（位移量）7 以下叙述中正确描述的句子是：_。A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操

3、作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作8 计算机使用总线结构的主要优点是便于实现积木化，同时_。A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了CPU的工作量9 带有处理器的设备一般称为_设备。A 智能化 B 交互式 C 远程通信 D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储 N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒_次中断请求。AN / （NX + Y） B. N / （X +

4、 Y）N C .min1 / X ,1 / Y D. max1 / X ,1 / Y 二 填空题（每小题3分，共24分）1存储A._并按B._顺序执行，这是C._型计算机的工作原理。2移码表示法主要用于表示A._数的阶码E，以利于比较两个B._的大小和C._操作。3闪速存储器能提供高性能、低功耗、高可靠性及A._能力，为现有的B._体系结构带来巨大变化，因此作为C._用于便携式电脑中。4寻址方式按操作数的A._位置不同，多使用B._和C._型,前者比后者执 行速度快。5微程序设计技术是利用A._方法设计B._的一门技术。具有规整性、可维护性、C ._等优点。6衡量总线性能的重要指标是A._，定

5、义为总线本身所能达到的最高B._。PCI总线的带宽可达C._。7显示适配器作为CRT和CPU的接口，由A. _存储器，B. _控制器，C. _ 三部分组成。8DMA技术的出现使得A. _可通过B. _直接访问C. _。三 应用题1. （11分）设机器字长32位，定点表示，尾数31位，数符1位，问：（1） 定点原码整数表示时，最大正数是多少？最大负数是多少？（2） 定点原码小数表示时，最大正数是多少？最大负数是多少？2. （11分）设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期T = 200ns,数据总线宽度为64位，总线周期 = 50ns .问顺

6、序存储器和交叉存储器的带宽各是多少？3. （11分）指令格式如下所示，OP为操作码字段，试分析指令格式特点。 31 26 22 18 17 16 15 0 OP 源寄存器 变址寄存器 偏移量 4. （11分）已知某机采用微程序控制方式，其存储器容量为51248（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示： 微命令字段 判别测试字段 下地址字段 操作控制 顺序控制 （1） 微指令中的三个字段分别应多少位？（2） 画出对应这种微指令格式的微程序控制器逻辑框图。5 （11分）画出PCI总线结构图，说明三种桥的功能。6

7、（11分）某机用于生产过程中的温度数据采集，每个采集器含有8位数据缓冲寄存器一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”的信号，如图B1.1所示。主机采用外设单独编址，四个采集器公用一个设备码，共用一个接口，允许采用两种方式访问：（1） 定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。（2） 中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求，主机应能判别是哪一个采集器请求，是温度过低或过高。 请拟定该接口中有哪些主要部件（不要求画出完整的连线图），并概略说明在两 种方式下的工作原理。 图B1.1本科生期末试卷 二 一 选择题（每小题1分，共10分）

8、1 六七十年代，在美国的_州，出现了一个地名叫硅谷。该地主要工业是_它也是_的发源地。A 马萨诸塞 ，硅矿产地，通用计算机B 加利福尼亚，微电子工业，通用计算机C加利福尼亚，硅生产基地，小型计算机和微处理机D加利福尼亚，微电子工业，微处理机2 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数3 定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是_。A -215 +（215 -1） B -（215 1） +（215 1

9、） C -（215 + 1） +215 D -215 +215 4 某SRAM芯片，存储容量为64K16位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，6 。5 交叉存贮器实质上是一种_存贮器，它能_执行_独立的读写操作。A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个6 用某个寄存器中操作数的寻址方式称为_寻址。A 直接 B 间接 C 寄存器直接 D 寄存器间接7 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个 m段流水CPU_。A 具备同等水平的吞吐能力 B不具备

10、同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力8 描述PCI总线中基本概念不正确的句子是_。A HOST 总线不仅连接主存，还可以连接多个CPU B PCI 总线体系中有三种桥，它们都是PCI 设备C 从桥连接实现的PCI总线结构不允许许多条总线并行工作 D 桥的作用可使所有的存取都按CPU 的需要出现在总线上9 计算机的外围设备是指_A输入/输出设备 B外存储器C远程通信设备D除了CPU 和内存以外的其它设备10 中断向量地址是：_。 A 子程序入口地址 B 中断服务例行程序入口地址11 C中断服务例行程序入口地址的指示器 D 中断返回地址二. 填空题 （每题

11、3分，共24分）1 为了运算器的A. _，采用了B. _进位，C. _乘除法流水线等并行措施。2 相联存储器不按地址而是按A. _访问的存储器，在cache中用来存放B. _，在虚拟存储器中用来存放C. _。3 一个较完善的指令系统应包含A. _类指令，B. _类指令，C. _类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。4 硬布线器的设计方法是：先画出A. _流程图，再利用B. _写出综合逻辑表达式，然后用C. _等器件实现。5 当代流行的标准总线内部结构包含A. _总线，B. _总线，C. _总线， 公用总线。6 磁表面存储器主要技术指标有A._，B. _，C. _，

12、数据传输率。7 DMA 控制器按其A. _结构，分为B. _型和C. _型两种。8 （26）16（63）16（135）8 的值为A. _。三 .应用题1. （11分）求证： X Y 补=X补 （-Y0 + Yi 2-i ）2. （11分）某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。3. （11分）如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：（1） 当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？（2） 当CPU 按虚拟地址2去访问主存

13、时，主存的实地址码是多少？（3） 当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？ 图B2.14. （11分）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器（高电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出， 图B2.2 其读写控制如下表所示： 读控制 R0 RA0RA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出 写控制 W WA0WA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不写入 要求：（1）设计微指令格式。 （2）画出ADD，SUB

14、两条微指令程序流程图。5. （11分）画出单机系统中采用的三种总线结构。6. （11分）试推导磁盘存贮器读写一块信息所需总时间的公式。 本科生期末试卷 三 一 选择题（每小题1分，共10分）1 冯诺依曼机工作的基本方式的特点是_。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2 在机器数_中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码3 在定点二进制运算器中，减法运算一般通过_来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D补码运算的二进制加法器4. 某计算机字长32位，其存储容量为4MB，若按半字

15、编址，它的寻址范围是_。 A 04MB B 02MB C 02M D 01M5 主存贮器和CPU之间增加cache的目的是_。A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用_。A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式7 同步控制是_。A 只适用于CPU控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式8描述 PCI 总线中基本概念不正确

16、的句子是_。A. PCI 总线是一个与处理器无关的高速外围设备B.PCI总线的基本传输机制是猝发或传送 C. PCI 设备一定是主设备 D. 系统中只允许有一条PCI总线9 CRT分辨率为10241024像素，像素颜色数为256，刷新存储器的容量为_A 512KB B1MB C 256KB D 2MB 10为了便于实现多级中断，保存现场信息最有效的办法是采用_。A 通用寄存器 B 堆栈C 存储器 D外存二 填空题（每小题3分，共24分）1 在计算机术语中，将运算器和控制器合在一起称为A. _，而将B. _和存储器合在一起称为C. _。2 数的真值变成机器码可采用A. _表示法，B. _表示法，

17、C._表示法，移码表示法。3 广泛使用的A. _和B. _都是半导体随机读写存储器。前者的速度比后者快，但C. _不如后者高。4 形式指令地址的方式，称为A._方式，有B. _寻址和C. _寻址。5. CPU从A. _取出一条指令并执行这条指令的时间和称为B. _。由于各种指令的操作功能不同，各种指令的指令周期是C. _。6. 微型机算计机的标准总线从16位的A. _总线，发展到32位的B. _总线和C. _总线，又进一步发展到64位的PCI总线。7VESA标准是一个可扩展的标准，它除兼容传统的A. _等显示方式外，还支持B. _像素光栅，每像素点C. _颜色深度。8中断处理过程可以A. _进

18、行。B. _的设备可以中断C. _的中断服务程序。三.应用题1. （11分）已知 x = - 0.01111 ，y = +0.11001， 求 x 补 ， -x 补 ， y 补 ， -y 补 ，x + y = ？ ，x y = ？2. （11分）假设机器字长16位，主存容量为128K字节，指令字长度为16位或32位，共有128条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。3. （11分）某机字长32位，常规设计的存储空间32M ，若将存储空间扩至256M，请提出一种可能方案。4. (11分)图B3.1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮

19、器。已知指令存贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。 图B3.1设处理机格式为： 17 10 9 0 OP X加法指令可写为“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri为R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。5（11分）总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出 读数据的时序图来说明。6（

20、11分）图B3.2是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行几重 中断？并分析图B3.2的中断过程。 图B3.2本科生期末试卷 四一 选择题（每小题1分，共 10分） 1. 现代计算机内部一般采用二进制形式，我国历史上的_即反映了二值逻辑的思想，它最早记载在_上，距今以有约_千年。A. 八卦图、论衡、二B. 算筹、周脾算经、二C. 算筹、九章算术、一D.八卦图、周易、三2. 定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是_。 A .128 +127 B. 127 +127 C. 129 +128 D.-128 +1283.下面浮点运算器的描述中正确的句子是：_。 A

21、. 浮点运算器可用阶码部件和尾数部件实现 B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减和比较操作 D. 尾数部件只进行乘法和减法运算4. 某计算机字长6位，它的存贮容量是64K，若按字编址，那么它的寻址范围是_ A. 0 64K B. 0 32K C. 064KB D. 0 32k5. 双端口存储器在_情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同6. 寄存器间接寻址方式中，操作数处在_A.通用寄存器 B主存单元C. 程序计数器D. 堆栈7. 微程

22、序控制器中，机器指令与微指令的关系是_。 A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成8. 描述 PCI 总线中基本概念不正确的句子是_。 A. PCI 总线是一个与处理器无关的高速外围设备B. PCI总线的基本传输机制是猝发或传送 C. PCI 设备一定是主设备D. 系统中只允许有一条PCI总线9. 一张3.5寸软盘的存储容量为_MB，每个扇区存储的固定数据是_。 A. 1.44MB ，512B B. 1MB，1024B C .2MB， 256B D .1

23、.44MB，512KB10. 发生中断请求的条件是_。 A. 一条指令执行结束 B. 一次 I/O 操作结束C. 机器内部发生故障 D.一次DMA 操作结束二 填空题（每小题3分，共24分） 1. 2000年超级计算机浮点最高运算速度达到每秒A._次。我国的B. _号计算机的运算速度达到C. _次，使我国成为美国、日本后第三个拥有高速计算机的国家。 2. 一个定点数由A. _和B. _两部分组成。根据小数点位置不同，定点数有 C. _和纯整数之分。3. 对存储器的要求是A. _，B. _，C. _。为了解决这三方面的矛盾计算机采用多级存储体系结构。4. 指令系统是表征一台计算机性能的重要因素，

24、它的A. _和B. _不仅影响到机器的硬件结构，而且也影响到C. _。5. 当今的CPU 芯片除了包括定点运算器和控制器外，还包括A. _，B. _运算器和C. _管理等部件。6. 总线是构成计算机系统的A. _是多个B. _部件间进行数据传送的C. _通道7. 每一种外设都是在它自己的A。_控制下进行工作，而A则通过B. _和C. _相连并受C 控制。8. 在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还有A. _方式，B. _方式，和C. _方式。三. 应用题 1（11分）设x补 =x0.x1x2xn 。 求证：x = -x0 +xi2-i2（11分）指令格式如下所

25、示，其中OP 为操作码，试分析指令格式特点。 18 12 10 9 5 4 0 OP 源寄存器 目标寄存器3（11分）以知cache 命中率 H=0.98，主存比cache 慢四倍，以知主存存取周期为200ns，求cache/主存的效率和平均访问时间。4（11分）某计算机有8条微指令I1I8，每条微指令所包含的微命令控制信号见下表 ，aj 分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。5（11分） （1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ ，求总线带宽是多少？（2）如果

26、一个总线中并行传送64位数据，总线频率升为66MHZ，求总线带宽是多少？6（11分） 磁盘、磁带、打印机三个设备同时工作。磁盘以20s的间隔发DMA请求，磁带以30s的间隔发DMA请求，打印机以120s的间隔发DMA请求，假设DMA控制器每完成一次DMA传输所需时间为2s，画出多路DMA控制器工作时空图。本科生期末试卷 五一 选择题（每题1分，共10分）1对计算机的产生有重要影响的是：_。 A 牛顿、维纳、图灵 B 莱布尼兹、布尔、图灵 C 巴贝奇、维纳、麦克斯韦 D 莱布尼兹、布尔、克雷 2假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是_。 A B C D 3按其数据流

27、的传递过程和控制节拍来看，阵列乘法器可认为是_。 A 全串行运算的乘法器 B 全并行运算的乘法器 C 串并行运算的乘法器 D 并串型运算的乘法器 4某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是_。 A 016MB B 08M C 08MB D 016MB5 双端口存储器在_情况下会发生读 / 写冲突。 A 左端口与右端口的地址码不同 B 左端口与右端口的地址码相同C 左端口与右端口的数据码相同D 左端口与右端口的数据码不同6程序控制类指令的功能是_。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I / O设备之间的数据传送 D 改变

28、程序执行顺序 7由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期 通常用_来规定。 A 主存中读取一个指令字的最短时间 B 主存中读取一个数据字的最长时间 C 主存中写入一个数据字的平均时间 D 主存中读取一个数据字的平均时间 8系统总线中控制线的功能是_。 A 提供主存、I / O接口设备的控制信号响应信号 B 提供数据信息 C 提供时序信号 D 提供主存、I / O接口设备的响应信号 9具有自同步能力的记录方式是_。 A NRZ0 B NRZ1 C PM D MFM10IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是 _。 A

29、 100兆位 / 秒 B 200兆位 / 秒 C 400兆位 / 秒 D 300兆位 / 秒二 填空题（每题3分，共24分）1 Cache是一种A. _存储器，是为了解决CPU和主存之间B. _不匹配而采用 的一项重要硬件技术。现发展为多级cache体系，C. _分设体系。2 RISC指令系统的最大特点是：A. _；B. _;C. _种类少。只有取数 / 存数指令访问存储器。3 并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A. _并行；B. _并行；C. _并行。4. 为了解决多个A. _同时竞争总线，B. _必须具有C. _部件。5.

30、软磁盘和硬磁盘的A. _原理与B. _方式基本相同，但在C. _和性能上存在较大差别。6选择型DMA控制器在A. _可连接多个设备，而在B. _只允许连接一个设备，适于连接C. _设备。7主存与cache的地址映射有A. _、B. _、C. _三种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来 说较为理想。8流水CPU是以A. _为原理构造的处理器，是一种非常B. _的并行技术。目 前的C. _微处理器几乎无一例外的使用了流水技术。三 应用题 1. （11分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，

31、已知cache存取周期为50ns,主存为250ns,求cache / 主存系统的效率和平均访问时间。2. （11分）某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。（1） 串行进位方式 （2） 并行进位方式3. （11分）图B5.1所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端和B组跨接端之间分别进行接线。74LS139是 2 ：4译码器，使能端G接地表示译码器处于正常译码状态。要求：完成A组跨接端与B组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。 图B5.14. （11分）运算器结

32、构如图B5.2所示，R1 ，R2，R3 是三个寄存器，A和B是两个三选一的多路开关，通路的选择由AS0 ,AS1 和BS0 ，BS1端控制，例如BS0BS1 = 11时，选择R3 ，BS0BS1 = 01时，选择R1，ALU是算术 / 逻辑单元。S1S2为它的两个操作控制端。其功能如下： S1S2 = 00时，ALU输出 = A S1S2 = 01时，ALU输出 = A + B S1S2 = 10时，ALU输出 = A B S1S2 = 11时，ALU输出 = AB 请设计控制运算器通路的微指令格式。图B5.2 5. （11分）集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理。6

33、. （11分）单级中断中，采用串行排队链法来实现具有公共请求线的中断优先级识别，请画出中断向量为，三个设备的判优识别逻辑图。 本科生期末试卷六 一 选择题（每小题1分，共10分）1 完整的计算机应包括_。A 运算器、存储器、控制器 ；B 外部设备和主机 ；C 主机和实用程序 ；D 配套的硬件设备和软件系统 ；2 用64位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是_。A 0，264 1 B 0，263 1 C 0，262 1 D 0，263 3 四片74181ALU和1片74812CLA器件相配合，具有如下进位传递功能_。A 行波进位；B组内先行进位，组间先行进位 C组内先行进位

34、，组间行波进位 D组内行波进位，组间先行进位 4 某机字长32位，存储容量为 1MB，若按字编址，它的寻址范围是_。A 01M B 0512KB C 0256K D 0256KB5 某一RAM芯片，其容量为5128位，除电源和接地端外，该芯片引出线的最小数目是_。A 23 B 25 C 50 D 196堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果操作的动作是：（A）MSP ，（SP）- 1 SP ，那么出栈的动作应是_。 A （MSP）A， （SP） + 1SP ； B （SP） + 1SP ，（MSP）A ； C （SP） - 1SP ，（MSP）A

35、 ；D （MSP）A ，（SP） - 1SP ；7指令周期是指_。 A CPU从主存取出一条指令的时间 ； B CPU执行一条指令的时间 ； C CPU从主存取出一条指令加上CPU执行这条指令的时间 ； D 时钟周期时间 ；8在_的微型计算机系统中，外设可和主存贮器单元统一编址 ，因此可以不使用I / O指令。 A 单总线 B 双总线 C 三总线 D 多总线9在微型机系统中，外围设备通过_与主板的系统总线相连接。A适配器 B 设备控制器 C计数器 D 寄存器10CDROM光盘的标准播放时间为60分钟。在计算模式1情况下，光盘的存储容量为_。 A 601MB B 527MB C 630MB D

36、530MB 二 填空题（每小题3分，共24分）1计算机的硬件包括A._，B._，C._适配器，输入输出部分。2按IEEE764标准，一个浮点数由A._，阶码E ，尾数m 三部分组成。其中阶码E的值等于指数的B._加上一个固定C._。3存储器的技术指标有A._，B._，C._，存储器带宽。4指令操作码字段表征指令的A._，地址码字段指示B._微小型机多采用C._混合方式的指令格式。5. CPU中至少有如下六类寄存器，除了A._寄存器，B._计数器，C._寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。6总线有A._特性，B._特性，电气特性，C._特性。7不同的CRT显示标准所支持的

37、最大A._和B._数目是C._的。8中断处理需要有中断A._，中断B._产生，中断C._等硬件支持。三.应用题 1. （11分）设有两个浮点数 N1 = 2j1 S1 , N2 = 2j2 S2 ,其中阶码2位，阶符1位，尾数四位，数符一位。设 ：j1 = (-10 )2 ,S1 = ( +0.1001)2 j2 = (+10 )2 ,S2 = ( +0.1011)2 求：N1 N2 ，写出运算步骤及结果，积的尾数占4位，要规格化结果，用原码阵列乘法器求尾数之积。2. （11分）已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K4位RAM芯片组成该机所允许的最大主存空间，并选用模块

38、条的形式，问：（1） 若每个摸条为32K8位，共需几个模块条？（2） 每个模块内共有多少片RAM芯片？（3） 主存共需多少RAM芯片？CPU如何选择各模块条？3. （11分）图B6.1是某SRAM的写入时序，其中R / W 是读 、写命令控制线，当R / W 线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中时序的错误，并画出正确的写入时序。 图B6.14. （11分）某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3 ，暂存器C和D。（1） 请将各逻辑部件组成一个数据通路，并标明数据流向。（2） 画出“ADD R1，（R2）+ ”指令的指令周期流程图，指令功能是 （R1）+（R2）R1。 移位器 MBR R0 IR R1 PC M R2 C ALU MAR R3 D