电子秒表课程设计报告(共13页).doc

《电子秒表课程设计报告(共13页).doc》由会员分享，可在线阅读，更多相关《电子秒表课程设计报告(共13页).doc（13页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上课 程 设 计 课程名称：电子技术综合设计与实践题目名称： 电子秒表 _学生学院： 自动化学院 专业班级： 08电力3班 学 号：_ 学生姓名：_ 陆 伟 明 指导教师：_ 张 明 键_ 2010 年 6 月 20 日专心-专注-专业目 录1 设计任务及要求.3 1.1 课程设计的内容.31.2 课程设计的要求与数据.31.3 课程设计应完成的工作.32 Quartus II软件介绍.4 3 各模块电路图及其工作原理.53.1 计时模块.53.2 储存模块.53.3 比较显示模块.63.4 报警系统.7 4 操作过程简述.85 收获及心得体会.11 附录.12 参考文

2、献.13广东工业大学课程设计任务书题目名称电子技术综合设计与实践学生学院自动化学院专业班级08电力3班姓 名陆 伟 明学 号一、课程设计的内容1）利用各种器件设计电子秒表，电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器、振荡器、译码器和驱动等电路，能够对秒以下时间单位进行精确记时，具有清零、启动计时、暂停计时、继续计时、定时以及简单记忆等控制功能； 2）利用DE2板对所设计的电路进行验证； 3）总结电路设计结果 。 二、课程设计的要求与数据1. 秒表由5位七段LED显示器显示，其中显示分辩率为0.01 s，计时范围是09分59秒99毫秒；2. 具有清零、启动计时、暂停计时及继续计

3、时等控制功能；3. 控制开关为两个：启动（继续）/暂停记时开关和复位开关；4. 具有简单的记忆分析功能，即：能够记忆最近3次记录的时间，并用LED显示其中最大的时间值和最小的时间值。5. 具有定时报警功能，报警用一个LED的闪烁来表示。三、课程设计应完成的工作（一） 设计思路1学习要求：复习锁存器、数值比较器、以及加/减计数器的工作原理，分析与设计时序控制电路。画出自动电子秒表的整机逻辑电路图，掌握电子秒表的工作原理及其设计方法，并对各种元器件的功能和应用有所了解。并能对其在电路中的作用进行分析。例如：数值比较器74LS85、RS锁存器74LS279以及十进制同步加/减计数器74LS192。2

4、 . 设计思路：1) 时钟发生器：利用DE2板上提供50MHz和27MHz的时钟，需设定 lpm_counter分频器（或者74LS292、74LS56分频器）对系统时钟进行分频，产生100HZ的脉冲；2) 计数器：对时钟信号进行计数并进位,毫秒和秒之间10进制,秒和分之间60进制；3) 译码器：对脉冲记数进行译码输出到显示单元中；4) 显示器：采用5个LED显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位；5) 控制器：控制电路是对秒表的工作状态（计时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。（二） 模拟仿真使用QUARTUS II软件，用原理图输入方法

5、，进行编译，仿真。（三） 下载模拟仿真结果正确后，结合实验板设置各输入、输出端；指定下载芯片，重新编译。编译结果正确后下载到相应芯片中。 （四） 实验结果验证下载完成后，在实验板上验证结果。2 Quartus II软件介绍Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本

6、完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。3 各模块电路图及其工作原理 根据设计要求，我们把整个电路分为：计时模块、储存模块、比较模块、报警系统。3.1 计时模块当DE2板接通电源以后，显示管显示的都是“0”，按下开关（stop）以后，计数器开始工作，当再一次按下开关（stop）后，计数器暂停工作，按下开关（0），显示管马上清零。3.2 储存模块在这个模块中，用三个74ls198芯片串接在一起记录三个数据，第一个芯片的输入接到计数器的秒位和十秒位。在按一下开关（jilu）时就会有一个时钟脉冲记录下此时的数据，同时不会停止秒表，在第二次

7、按一下开关（jilu）时，第一个记录的数据下移到第二个芯片，第一个芯片会存储下此时的数据，依此类推一直存储并推移直到按下清零按钮（0）时，所有数据清零。3.3 比较显示模块比较显示模块是连接到存储模块的输出的，此模块从一开始就工作。功能1：每按一下开关（jilu）时，7485比较器会自动读取数据并进行比较。每一个数据都从高位开始比较，最后输出将经比较得到的较小的用与门连接之后输出最小的，共有三个输出接到74138译码器的地址端上，此时译码器相当于一个开关。功能2：译码器的Y1,Y2,Y4,分别接到三个74240的三态门芯片的使能端上。74240的其余输入端则分别接到三个存储器的输出端，分别在Y

8、1=0，Y2=0,Y3=0时，使能端使能，在7447显示出最小的数据。3.4 报警模块在计数的时候，设置一个确定值，例如3秒，当计数时间大于3秒时，比较器输出高电平，让计数器报警的计时器开始计时，LED灯闪烁，把报警持续时间设置在16秒，当时间经过16秒后，计时器就会发出一个信号让前面的时钟停止工作，LED灯熄灭。 4 操作过程详述（1）新建一个工程FileNew Project Wizard 进入如下图的界面点击“Next”后选择你要放置文件的位置和填写你的工程名字填写完毕以后一直点击“Next”，直到如下界面，选择DE2板的芯片型号之后点击“Finish”，创建工程完成。新建一个文件Fil

9、eNew点击以后选择“Block Diagram Schematic File”，完成后就可以设计原理图（2）设计电路在界面上设计原理图用图形编辑器输入设计的四个步骤：导入逻辑门电路符号、导入输入/输出符号、用线连接节点、编译电路。、 导入逻辑门电路符号用鼠标双击图形编辑器窗口的空白处或单击左侧工具条中的“门电路”图标。由此进入到“库”中进行选择所需元件。、 导入输入/输出符号与第4 项类似。、 用线连接节点点击直角连线工具图标，然后将鼠标置于元件边沿，按下鼠标左键保持不变，拖放连线至另一元件的端点上。（3）编译使用processing start compilation 菜单或单击相应图标运

10、行编译器。若编译成功通过，则出现compilation report 窗口；若编译过程出现错误，则编译自动中止，并在消息框中显示错误信息。改正错误，直到编译成功。（4）分配管脚选择路径“Assignmentpins”，对应“location”一栏，根据查表的数据把连线的配置设置好。然后再编译一次（5）程序编制Toolsprogrammer5 收获及心得体会电子秒表的设计，其设计电路较为复杂，任务比较繁重，完成一个实际电路的设计并非一件容易的事情。其中最让人头痛的是计时的模块。因为即使其原理简单，电路设计原理完全正确，但实际操作时实验结果并不是你所设想出想的情况。因此除了理论正确外还必须通过反复

11、的试验来克服我们不能预见的竞争与冒险，才可以得到你所需要的功能。这看似简单的计时的模块足足花了我们快两天的时间。做这种课程设计真的必须有足够的耐心，否则像为一个简单的计时功能要进行无数多次的试验一定会让人疯掉。通过这次的课程设计我学会查找资料和独立思考。因为这次课程设计需要用到的芯片种类远远超过我们所学的芯片种类，因此我们必须去要去思考设计电路应该需要用到哪些芯片，并独立找资料去了解这些芯片的逻辑功能。同时我还学会去找那些不仅能够满足设计要求，而且还能够使得电路最简洁的那些芯片，从而使得电路没那么复杂难以辨别。还有就是做课程设计时应该先多看看数字电子电路范例的设计方案，让自己对设计的思路有一定

12、的认识，然后再自行设计。设计过程中应该根据设计的要求先画出设计流程图，分模块设计，这样不仅能提高效率，还能让自己的思路更清楚。设计过程中还要相当细心，有时一个元件的前后位置稍有偏差，就会造成编译失败。总之，本次课程设计在很大程度上让我加深了对数字电路知识的了解，更让我受益匪浅，极大地提高了我的独立思考、独立设计和独立解决问题的能力。附 录：系统的整体电路图四、课程设计进程安排序号设计各阶段内容地点起止日期1实验资料搜索图书馆、宿舍2010.6.21至2010.6.212实验电路图设计教室、宿舍2010.6.22至2010.6.223硬件模拟仿真及调试教室2010.6.23至2010.6.234

13、结果验证及检查教室2010.6.24-至2010.6.25五、应收集的资料及主要参考文献1. 阎石. 数字电子技术. 高等教育出版社,2006.2. 廖日坤. CPLD/FPGA嵌入式应用开发技术白金手册. 中国电力出版社，2005.3. 何希才. 常用集成电路简明速查手册. 国防工业出版社，2006.4. 李洪伟. 基于Quartus II 的FPGA/CPLD设计. 电子工业出版社，2006.5. 周润景. 基于Quartus II的FPGA/CPLD数字系统设计实例. 电子工业出版社，2007.发出任务书日期： 年 月 日 指导教师签名：计划完成日期： 年 月 日 基层教学单位责任人签章：主管院长签章：