数字电子钟课程设计(共22页).docx

《数字电子钟课程设计(共22页).docx》由会员分享，可在线阅读，更多相关《数字电子钟课程设计(共22页).docx（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上东莞理工学院城市学院数字逻辑与数字电路课程设计报告题 目： 数字电子钟逻辑电路设计班 级：物联网工程 学生姓名： 学 号： 指导老师： 日 期： 2018年4月3日 如有问题，加微信：liyu7473专心-专注-专业目录摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟的设计方法有许多种,例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。这些方法都各有其特点，其中利用单片机

2、实现电子钟具有编程灵活，并便于功能的扩展。设计过程采用系统设计方法，分析要求，进行总体设计，划分系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。选择了最优方案，定义和规定各个模块的结构，再对模块内部进行详细设计，分析芯片是否合适，最后将设计好的模块组合调试，并在proteus进行仿真，最后进行焊接与调试。关键词：数字电子钟 校时 报时74LS161 555定时器1.前言为巩固数字电子技术基础所学知识以及学会应用，我们开展了为期一周的数电课程设计项目。本设计的题目是数字钟，数字钟与多级进制的原理一样，数字钟会比平时的实验多几个进制，因此会更复杂一点。课程设计可以学到很多东西

3、，避免我们只会纸上谈兵。课程设计能真正考量我们的动手能力，解决问题能力，检验真理能力。当然，我们实际上遇到的问题比想象中多很多，并不是说项目仿真成功就可以了把实物做出来，即理想与现实存在很远的差距。本设计的亮点：（1） 计时模块中，采用的门电路只用了与门和非门，门电路种类少，第一降低了连接时的出错率，第二节省材料，第三方便排查错误。（2） 响声报时模块中，59分51、53、55、57秒需要响4次低音，51分59秒响一次高音，可以把它分为高音信号和低音信号。低音又分为4个信号，如果把4个信号都接入电路，那么电路会显得很冗余而且浪费材料浪费空间，所以我接了51秒的信号（51秒信号包含了所有所需响声

4、的信号）与59秒的信号加在一个异或门上，这样减少了很多信号的接入。（3） 校时模块中，时区和分区的校时为接入一个高电平（常态为低电平）来产生上升沿脉冲，从而达到进位的效果。秒区采用清零来达到校时功能，即等到实际秒钟为零时按下开关清零。2.设计任务与要求21设计任务a.计时功能。能够实现秒、分、时计数；b.显示功能。用数码管显示计时情况；c.校时功能。通过校时开关依次校准秒、分、时，使数字钟正常走时；d.整点报时功能。在59分51秒、53秒、55秒、57秒时分别鸣叫四声低音，在59分59秒时鸣叫一声高音。22课程设计任务要求学生运用以下数字电子技术知识完成课程设计：1.掌握逻辑代数的基本知识。掌

5、握门电路的重要参数、不同类型门电路特点。2.掌握组合逻辑电路的特点、分析方法及其设计方法，如译码器。3.掌握各种触发器的功能，理解各种触发器的电路特点。4.掌握时序逻辑电路的分析方法，理解不同时序逻辑电路设计要求，如计数器。要求学生认真查阅资料、遵守课程设计时间安排、按时到实验室完成作品制作、并认真书写报告。报告中要求有完整的电路图，详细的电路元件列表，电路的工作原理与元器件说明，最后进行设计总结。报告格式要求按东莞理工学院城市学院课程设计报告要求。通过选择下述4个课程设计题目中的一个进行设计、制作、调试，最后确定能够达到任务要求的实物电路板，写出设计报告。3.方案设计与论证3.1总体设计思路

6、图3.1总体设计图数字钟其实就是利用计数器达到简单的计数功能。首先要用计数器产生计数功能，译码器译码计数器输出的信号，以及数码管实现显示功能。通过秒、分、时三模块之间进制转换达到计时功能，用高低点平以及单刀双掷电路实现校时的功能，最后通过运用与门，非门，然后接入计数器的计数，达到一定时间后，用蜂鸣器达到整体报时的功能。3.2总体方案的比较和分析小组成员总共有四个方案，通过比较，喇叭模块响声的高低都是通过频率进行控制，计数模块以及译码器都是相似进制的芯片，校时模块通过对比，选用下一级的CP信号通过控制高低点来校时这一个方案，也分析了其功能作用，完成了总体方案的分析比较。3.3总体芯片简介3.3.

7、1 译码芯片CD4511CD4511是BCD-7段数码管译码器/驱动器， CD4511的功能用于将BCD码转化成数码块中的数字,通过它解码， 可以直接把数字转换为数码管的显示数字， 从而简化了程序。图3.2 CD4511管脚图74HC4511译码器原理：译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用。3.3.2 计数器74LS16174LS161是常用的四位二进制可预置的同步加法计数器，从74LS161功能表功能表中可以知道，当清零端CR=0，计

8、数器输出Q3、Q2、Q1、Q0立即为全0，这个时候为异步复位功能。当CR=1且LD=0时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=1、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0Q1Q2Q3CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。图3.3 74LS161管脚图4.电路设计4.1电路模块1计时模块图4.1 计时模块此模块是计时模块，CD4518采用并行进

9、位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。CD4520/CC4520为二进制加计数器，由两个相同的内同步4级计数器构成。计数器级为D型触发器，具有内部可交换CP和EN线

10、，用于在时钟上升沿或下降沿加计数。在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。CR线为高电平时，计数器清零。计数器在脉动模式可级联，通过将Q3连接至下计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。4.2电路模块2校时模块图4.2 校时模块（1）开关使用说明SW1为秒钟清零开关，开关为上时时钟正常走动；SW2为分模块校时，按下开关即可进位，校时完成后需要把开关拔到上；SW3为时模块校时，按下开关即可进位，校时完成后需要把开关拔到上。（2）实现原理SW1单刀双掷6管脚开关，需要手动复位，常态接入的是进位信号，另一管脚接地，使开关拨到下CR为低电平,实现清零功能。SW2、

11、SW3是两个单刀双掷，按压常闭连接的是上一个计数器的进位信号，没有进位信号时为低电平，按下开关是高电平，从而产生一个从低电平到高电平的电压变化，相当于时钟信号的上升沿阶段，从而产生手动进位信号，进而达到校时功能。4.3电路模块3整点响声模块图4.3 响声报时模块任务要求59分51、53、55、57秒响低音，59分59秒响高音，先把分的个位Q3、Q0以及分的十位的Q2、Q0接入74LS20与非门，再接入74HC04反相器，先实现59分的连接，将秒的个位的Q3、Q0接入与门，然后将秒的十位的Q0，Q2以及与门，和59分的信号四个输入接入与非门（U15：A），之后接入非门后接二输入与门（U14：C）

12、与门另一端输入高频，再接入或门（U13：B）完成59分59秒高音的报时；U11：B5则是连接51秒的与非门，然后接入异或门，异或门即实现相同为1，不同为0的功能，最后接入二输入与门（U14：B），此与门另一端接低频，实现59分51.53.55.57秒的低音报时。4.4电路模块4时钟脉冲模块图4.4 时钟脉冲模块该模块主要由555定时器组成，3号管脚产生1HZ时钟脉冲信号。4.5总电路图及元器清单图4.5 数字钟proteus仿真图注：元器清单详见附录三由于实验室可供材料选择有限，我所设计的方案中的CD4518芯片缺少，所以小组最终选择用74LS161计数器代替CD4511计数器，方案选择原理图

13、如图4.44.6 电路仿真图 4.6 proteus仿真图按照设计模块画好电路图后，在proteus中仿真并检查能否正常运行，按下开关sw1检查是否可以正常清零秒钟；按下SW2、SW3是否可以对分模块和时模块进行校时；调时到59分51秒是否可以正常响声报时。不能正常运行的需要进行改进，经检查，此电路可以正常运行，并且功能可以实现。如图4.5。5.焊接与调试5.1焊接（1）焊接模块1计时模块的实物焊接图图5.1 计时模块实物图（2）焊接模块2校时模块图5.2 校时模块实物图校时模块为一个2单刀双掷开关两个按钮开关（自动复位）组成（3）焊接模块3整点响声模块图5.3 整点响声模块实物图响声模块由门

14、电路、高低频率脉冲、蜂鸣器组成。(4)整体实物图图5.4 整体实物图5.2调试（1）调试思路：通过观察实物图的显示，可以分模块进行调试；1. 如果发现数码管显示乱码，译码器跟数码管理解错误；数码管显示数字不按常规跳动，计数器跟译码器连接错误。2. 如果分秒时不能够正常的实现其六十进制以及二十四进制的正常运转，就可以确定其问题是由清零端的门电路引起，因此发现问题，对计时模块进行调试。3.如果不能按要求响铃，则是响铃模块的连接问题，可以对响铃模块实物进行调试；4.如果按压开关之后，不能按照要求进行校时，可以确定是开关的问题或者开关的连线连错。（2）调试模块显示模块、校时模块、计时模块（3）调试结果

15、校时模块不能按要求达到按压开关一次增加一分或者一小时，计时模块的秒模块不能正常进行六十进制的显示。（4）结果分析如果出现上诉问题可根据问题原因分别进行排查解决，如果是电路虚焊或者冷焊，可用万用表进行排查。6.性能测试与分析6.1测试结果分析1. 仿真测试结果图如图4.6所示。2. 实物运行结果如下，时钟显示的时间为08:09:50。 6.2性能对比分析功能模块计时功能显示功能校时功能整点报时功能设计题目的性能指标能够实现秒、分、时计数用数码管显示计时情况通过校时开关依次校准秒、分、时，使数字钟正常走时在59分51秒、53秒、55秒、57秒时分别鸣叫四声低音，在59分59秒时鸣叫一声高音仿真的实

16、际性能参数能够实现秒、分、时计数用数码管显示计时情况通过校时开关依次校准秒、分、时，使数字钟正常走时在59分51秒、53秒、55秒、57秒时分别鸣叫四声低音，在59分59秒时鸣叫一声高音实物性能参数能够实现秒、分、时计数数码管大部分可以正常显示，自是秒钟数码管烧坏了一根发光二极管通过校时开关依次校准分、时，秒钟可以清零，使数字钟正常走时在59分51秒、53秒、55秒、57秒时分别鸣叫四声低音，在59分59秒时鸣叫一声高音实物与设计题目的差异能够达到设计题目的要求功能上一样，显示上少了一根发光二极管通过校时开关只能校准分、时，秒钟可清零扬声器发出的声音不够响亮，响声模块没有实现与计时模块相连图表

17、6.1 性能对比分析表6.3问题分析6.3.1 芯片74HC04与74LS04的使用问题在前期进行模块测试的时候用到过74LS04芯片，在时模块脉冲CP端直接与74LS04，在开启仿真的后数码管显示为1，即计数器计数1位，而使用74HC04不会出现这样的的情况。经查阅资料发现74HC04与74LS04都是非门，但有一定的区别。LS代表低功耗肖特基，HC是高速COMS，LS的速度比HC略快； LS采用TTL电平，HC是COMS电平。推测出74LS04在接入电压是会产生一瞬间的高电平，使CP端收到错误的上升沿脉冲，进而计数1。解决方法：1. 因为实验室用的是74LS04，所以我们避免用74LS04

18、的输出直接与CP相连。2. 可以在74LS04和CP之间连接一个电容，把74LS04产生的高电平抵消掉。6.3.2 非门与计数芯片使用的注意事项根据上面的情况，74LS00（2输入与非门）同样会出现这样的问题，或者可以说带有非门LS系列的芯片不符合直接连接在计数芯片的，（待完善）6.3.3 单次脉冲和手动产生低高电平（待完善）6.3.4首次开启数字钟显示问题（待完善）7.完成项与心得体会7.1完成项在做实验过程中，小组在设计过程合力完成了计时模块，校时模块以及报时响声模块，我在设计完成中完成部分计时中的分模块的焊接以及调试工作，记录实物照片。7.2心得体会“数字电路课程设计”是数电技术课程的实

19、践性教学环节，是对我学习数电技术的综合性训练。我做的是数字钟的设计，然而，要完成一个课题的设计要涉及到许多方面的知识。通过上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰。从而让我更深一步掌握了时序逻辑电路的功能，学会了做课程设计的一般步骤。首先我制定出自己的设计方案，其次详细设计每一部分的电路，最后再根据原理方框图连接电路。这不仅培养了我独立分析和解决实际问题的能力，同时也为以后的电路设计打好了基础。当然，在整个课程设计中，我们也遇到了许多的难题。过程是艰辛的，但结果是令人兴奋的，看着自己设计的

20、东西一分一秒的走着，心理觉得非常有成就感，这两个星期的努力并没有付诸东流。虽然实验已经告一段落，但是我们学习的道路还很长。此次实验让我明白不论是在做实验还是在今后的学习中，都应该有一种坚定不移不达目的不罢休的信念，只有这样才能达到自己的最终目标！大三我们已经学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次对数字钟的设计与制作，让我们了解了电路的设计程序，也对数字钟的原理与设计理念有了一定的了解。我们知道了如何设计出1HZ的信号，也对时分秒的设计有了一定的了解，并且知道在实际电路一般步骤为由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每

21、一级是指组成数字钟的各功能电路。同时，在此次的数字钟设计过程中，我们更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。此外，我们也深刻地体会到设计一个电路前先进行仿真的重要性，更深有体会，通过仿真可以对自己设计得电路进行逐级排查和调试，找出电路中问题的所在，及时纠正自己的错误。回顾这次的课程设计，让我感慨颇多，从选题到定稿，从理论到实践，在这过程中我学到很多很多的东西，而且巩固了以前所学过的知识，学到了很多在书

22、本上所没有学到过的知识。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，在设计和调试中出现了许多问题，同时也发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。在以后的学习过程中，我会做到对所学的知识深入理解，加强巩固，做到理论和实际紧密结合。总的来说，我们在这次课程设计中加强了理论知识的学习和提高了动手能力和思考能力以及分析问题，解决问题的能力。同时也提高了自己的团队协作能力，为

23、以后的学习工作打下一定的基础。参考文献沈任元.数字电子技术基础【M】北京：机械工业出版社，2010.103-105，173-178附录一：实物连线图 附录二：实物图附录三：元件清单类型型号数量开关3蜂鸣器1数码管6电路板5IC芯片CD4511674LS161芯片674LS04芯片474LS08474LS86174LS321附录四：芯片管脚图及真值表（1）74LS161计数器管脚图及真值表（2）CD4511译码器管脚图及真值表（3）74HC04六反相器管脚图及真值表（4）74LS08/74LS09二输入端四与门管脚图及真值表（5）74LS32四二输入或门管脚图及真值表（6）74LS86二输入四异或门管脚图及真值表