十六进制7段数码显示译码器设计(共3页).doc

《十六进制7段数码显示译码器设计(共3页).doc》由会员分享，可在线阅读，更多相关《十六进制7段数码显示译码器设计(共3页).doc（3页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上实验目的：学习7段数码显示译码器的Verilog硬件设计。实验原理：7段数码是纯组合电路。通常的小规模专用IC,如74或4000系列的器件只能做十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的。为了满足十六进制数的译码显示，最方便的方法就是利用Verilog译码程序在FPGA/CPLD中来实现。首先要设计一段程序。该程序可按照例3-2的case语句表述方法，再根据表4-2的真值表写出程序。设输入的4位码为A3:0,输出控制7段共阴数码管的7位数据为LED7S6:0。输出信号LED7S的7位分别接图4-47的共阴数码管的7个段，

2、高位在左，低位在右。例如当LED7S输出为“”时，数码管的7个段g , f , e , d , c , b , a 分别接在1，1，0，1，1，0，1；接有高电平的段发亮，于是数码管显示“5”。这里没有考虑小数点的发光管，如果要考虑，需要增加段h，然后将LED7S改为8位输出。实验过程：1：新建Verilog工程 2：编程 3：保存(与模块名一致) 4：新建波形图 5:保存 6：导入波形 7：设置输入波形 8：设置fuction仿真 9：生成网表 10：仿真程序代码：module LED(A,LED7S); input 3:0A; output 6:0LED7S; reg 6:0LED7S;

3、always (A) begin: LED case(A) 4b0000: LED7S=7b; 4b0001: LED7S=7b; 4b0010: LED7S=7b; 4b0011: LED7S=7b; 4b0100: LED7S=7b; 4b0101: LED7S=7b; 4b0110: LED7S=7b; 4b0111: LED7S=7b; 4b1000: LED7S=7b; 4b1001: LED7S=7b; 4b1010: LED7S=7b; 4b1011: LED7S=7b; 4b1100: LED7S=7b; 4b1101: LED7S=7b; 4b1110: LED7S=7b; 4b1111: LED7S=7b; default: LED7S=7b;endcase end endmodule程序代码正确波形仿真：专心-专注-专业