数字电子电路课程设计报告书数字钟(共16页).doc
《数字电子电路课程设计报告书数字钟(共16页).doc》由会员分享,可在线阅读,更多相关《数字电子电路课程设计报告书数字钟(共16页).doc(16页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上电气工程学院数字电子电路课程设计报告书姓 名: 班 级:09级通信工程(2)班 学 号: 题 目: 数字钟 完成日期: 2010年12月20日 目 录目录.11、设计目的.22、设计任务与要求.23、设计原理及其框图.23.1数字钟的构成.23.2数字钟的工作原理.43.3时间计数单元.53.4译码驱动及显示单元.63.5校时电源电路.63.6整点报时电路.74、元器件.75、功能块电路图.76仿真结果及分析.126.1计数和校时功能测试.126.2整点报时功能测试.13 6.3脉冲产生电路仿真结果及分析.146.4仿真过程中出现问题及解决办法.156、总结.157、
2、参考文献.15一、设计目的 数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下,运用刚刚学过的数电知识设计并制作数字钟,而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路,通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法,从而实现理论与实践相结合。 总的来说,此次课程设计,有助于学生对电子线路知识的整合和电子线路设计能力的训练,并为后继课程的学习和毕业设计打下一定的基础。二、设计任务与要求设计要求(1)设计指标 输入
3、10HZ的时钟;(对已有kHz频率时钟进行分频) 能显示时、分、秒,24小时制; 时和分有校正功能; 整点报时,喇叭响两秒; 可设定夜间某个时段不报时;(2)设计要求四、 画出电路原理图(或仿真电路图);五、 元器件及参数选择;六、 电路仿真与调试;七、 PCB文件生成与打印输出。(3) 制作要求 自行装配和调试,并能发现问题和解决问题。三、设计原理及其框图1数字钟的构成数字钟是一个将“ 时”,“分”,“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时,显示满刻度为23时59分59秒,另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此,一个基本的数字钟电路主要由译码显示
4、器、“时”,“分”,“秒”,计数器、校时电路、报时电路和振荡器组成。数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成. 图3-1所示为数字钟的一般构成框图晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路分频器电路将32768z的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进
5、行计数。分频器实际上也就是计数器。时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器。译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管。2 数字钟的工作原理)晶体振荡器电路晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定。图3-2所示电路通过非门
6、构成的输出为方波的数字式晶体振荡电路,这个电路中,非门与晶体、电容和电阻构成晶体振荡器电路,实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数。从有关手册中,可查得C1、C2均为30pF。当要
7、求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高振荡频率的稳定性,非门电路可选74HC00。图3-2 COMS晶体振荡器)分频器电路通常,数字钟的晶体振荡器输出频率较高,为了得到z的秒信号输入,需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路,一般采用多级进制计数器来实现。例如,将z的振荡信号分频为Z的分频倍数为(),即实现该分频功能的计数器相当于极进制计数器。常用的进制计数器有等。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高,而且C
8、D4060还包含振荡电路所需的非门,使用更为方便。计数为级进制计数器,可以将Z的信号分频为Z,其内部框图如图3-3所示,从图中可以看出,的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能。图3-3 CD4046内部框图)时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为进制计数器计数器,其输出为两位码形式;分计数和秒计数单元为进制计数器,其输出也为码。一般采用10进制计数器74HC390来实现时间计数单元的计数功能。为减少器件使用数量,可选,其内部逻辑框图如图.所示。该器件为双异步计数器,并且每一计数器均提供一个异步清零端(高电平有效)。图3-4 74HC3
9、90(1/2)内部逻辑框图秒个位计数单元为进制计数器,无需进制转换,只需将与(下降沿有效)相连即可。(下降没效)与Z秒输入信号相连,可作为向上的进位信号与十位计数单元的相连。秒十位计数单元为进制计数器,需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图3-5所示,其中可作为向上的进位信号与分个位的计数单元的相连。图3-5 10进制6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连,分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计数单元电路结构仍与秒或个位计数单元相
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子电路 课程设计 报告书 16
限制150内